

INTERNATIONAL STANDARD

NORME INTERNATIONALE

**Low-voltage switchgear and controlgear – Controller-device interfaces (CDIs) –
Part 2: Actuator sensor interface (AS-i)**

**Appareillage à basse tension – Interfaces appareil de commande-appareil (CDI) –
Partie 2: Interface capteur-actionneur (AS-i)**

IECNORM.COM : Click to view the full PDF of IEC 62026-2:2008



THIS PUBLICATION IS COPYRIGHT PROTECTED

Copyright © 2008 IEC, Geneva, Switzerland

All rights reserved. Unless otherwise specified, no part of this publication may be reproduced or utilized in any form or by any means, electronic or mechanical, including photocopying and microfilm, without permission in writing from either IEC or IEC's member National Committee in the country of the requester.

If you have any questions about IEC copyright or have an enquiry about obtaining additional rights to this publication, please contact the address below or your local IEC member National Committee for further information.

Droits de reproduction réservés. Sauf indication contraire, aucune partie de cette publication ne peut être reproduite ni utilisée sous quelque forme que ce soit et par aucun procédé, électronique ou mécanique, y compris la photocopie et les microfilms, sans l'accord écrit de la CEI ou du Comité national de la CEI du pays du demandeur.

Si vous avez des questions sur le copyright de la CEI ou si vous désirez obtenir des droits supplémentaires sur cette publication, utilisez les coordonnées ci-après ou contactez le Comité national de la CEI de votre pays de résidence.

IEC Central Office
3, rue de Varembe
CH-1211 Geneva 20
Switzerland
Email: inmail@iec.ch
Web: www.iec.ch

About the IEC

The International Electrotechnical Commission (IEC) is the leading global organization that prepares and publishes International Standards for all electrical, electronic and related technologies.

About IEC publications

The technical content of IEC publications is kept under constant review by the IEC. Please make sure that you have the latest edition, a corrigenda or an amendment might have been published.

- Catalogue of IEC publications: www.iec.ch/searchpub

The IEC on-line Catalogue enables you to search by a variety of criteria (reference number, text, technical committee,...). It also gives information on projects, withdrawn and replaced publications.

- IEC Just Published: www.iec.ch/online_news/justpub

Stay up to date on all new IEC publications. Just Published details twice a month all new publications released. Available on-line and also by email.

- Electropedia: www.electropedia.org

The world's leading online dictionary of electronic and electrical terms containing more than 20 000 terms and definitions in English and French, with equivalent terms in additional languages. Also known as the International Electrotechnical Vocabulary online.

- Customer Service Centre: www.iec.ch/webstore/custserv

If you wish to give us your feedback on this publication or need further assistance, please visit the Customer Service Centre FAQ or contact us:

Email: csc@iec.ch

Tel.: +41 22 919 02 11

Fax: +41 22 919 03 00

A propos de la CEI

La Commission Electrotechnique Internationale (CEI) est la première organisation mondiale qui élabore et publie des normes internationales pour tout ce qui a trait à l'électricité, à l'électronique et aux technologies apparentées.

A propos des publications CEI

Le contenu technique des publications de la CEI est constamment revu. Veuillez vous assurer que vous possédez l'édition la plus récente, un corrigendum ou amendement peut avoir été publié.

- Catalogue des publications de la CEI: www.iec.ch/searchpub/cur_fut-f.htm

Le Catalogue en-ligne de la CEI vous permet d'effectuer des recherches en utilisant différents critères (numéro de référence, texte, comité d'études,...). Il donne aussi des informations sur les projets et les publications retirées ou remplacées.

- Just Published CEI: www.iec.ch/online_news/justpub

Restez informé sur les nouvelles publications de la CEI. Just Published détaille deux fois par mois les nouvelles publications parues. Disponible en-ligne et aussi par email.

- Electropedia: www.electropedia.org

Le premier dictionnaire en ligne au monde de termes électroniques et électriques. Il contient plus de 20 000 termes et définitions en anglais et en français, ainsi que les termes équivalents dans les langues additionnelles. Egalement appelé Vocabulaire Electrotechnique International en ligne.

- Service Clients: www.iec.ch/webstore/custserv/custserv_entry-f.htm

Si vous désirez nous donner des commentaires sur cette publication ou si vous avez des questions, visitez le FAQ du Service clients ou contactez-nous:

Email: csc@iec.ch

Tél.: +41 22 919 02 11

Fax: +41 22 919 03 00

INTERNATIONAL STANDARD

NORME INTERNATIONALE

**Low-voltage switchgear and controlgear – Controller-device interfaces (CDIs) –
Part 2: Actuator sensor interface (AS-i)**

**Appareillage à basse tension – Interfaces appareil de commande-appareil (CDI) –
Partie 2: Interface capteur-actionneur (AS-i)**

INTERNATIONAL
ELECTROTECHNICAL
COMMISSION

COMMISSION
ELECTROTECHNIQUE
INTERNATIONALE

PRICE CODE
CODE PRIX

XH

ICS 29.130.20

ISBN 978-2-88910-609-7

CONTENTS

FOREWORD.....	7
1 Scope and object.....	9
2 Normative references	9
3 Terms, definitions, symbols and abbreviations.....	11
4 Classification.....	18
4.1 Overview.....	18
4.2 Components and interfaces.....	19
5 Characteristics	21
5.1 Overview.....	21
5.2 Signal characteristics	21
5.3 Power and data distribution	23
5.4 AS-i topology and other components	25
5.5 Communication	27
5.6 AS-i single transactions.....	30
5.7 AS-i combined transactions	42
5.8 AS-i error detection	59
6 Product information	60
6.1 Instructions for installation, operation and maintenance	60
6.2 Profiles.....	60
6.3 Marking	61
7 Normal service, mounting and transport conditions.....	62
7.1 Normal service conditions	62
7.2 Conditions during transport and storage	62
7.3 Mounting	63
8 Constructional and performance requirements.....	63
8.1 AS-i transmission medium	63
8.2 AS-i power supply.....	66
8.3 AS-i repeater and other components	68
8.4 AS-i slave.....	69
8.5 AS-i master.....	85
8.6 Electromagnetic compatibility (EMC)	89
9 Tests.....	90
9.1 Kinds of tests	90
9.2 Test of transmission medium.....	91
9.3 Test of the AS-i power supply.....	92
9.4 Test of an AS-i repeater and other components.....	98
9.5 Test of an AS-i slave	106
9.6 Test of a AS-i master.....	120
Annex A (normative) Slave profiles	135
Annex B (normative) Master profiles	213
Figure 1 – AS-i components and interfaces.....	19
Figure 2 – Transmission coding	21
Figure 3 – Receiver requirements	23
Figure 4 – AS-i power supply	24

Figure 5 – Equivalent schematic of symmetrization and decoupling circuit	25
Figure 6 – Model of the AS-i transmission medium.....	26
Figure 7 – Transactions	28
Figure 8 – Master and slave pause as viewed from master/slave point of view.....	28
Figure 9 – Representation of the master pause.....	29
Figure 10 – Structure of a master request.....	31
Figure 11 – Structure of a slave response.....	34
Figure 12 – Structure of a data exchange request (top: standard address mode; bottom: extended address mode)	34
Figure 13 – Structure of the slave response (Data_Exchange)	35
Figure 14 – Structure of the Write_Parameter request (top: standard addressing mode; bottom: extended addressing mode)	35
Figure 15 – Structure of the slave response (Write_Parameter)	35
Figure 16 – Structure of the Address_Assignment request.....	36
Figure 17 – Structure of the slave response (Address_Assignment).....	36
Figure 18 – Structure of the Write_Extended_ID-Code_1 request.....	36
Figure 19 – Structure of the slave response (Write_Extended_ID-Code_1)	36
Figure 20 – Structure of the Reset_Slave request (top: standard addressing mode; bottom: extended addressing mode)	37
Figure 21 – Structure of the slave response (Reset_Slave).....	37
Figure 22 – Structure of the Delete_Address request (top: standard addressing mode; bottom: extended addressing mode)	37
Figure 23 – Structure of the slave response (Delete_Address).....	37
Figure 24 – Structure of the Read_I/O_Configuration request (top: standard addressing mode; bottom: extended addressing mode).....	38
Figure 25 – Structure of the slave response (Read_I/O_Configuration).....	38
Figure 26 – Structure of Read_Identification_Code request (top: standard addressing mode; bottom: extended addressing mode).....	39
Figure 27 – Structure of the slave response (Read_Identification_Code)	39
Figure 28 – Structure of Read_Extended_ID-Code_1/2 Request (top: standard addressing mode; bottom: extended addressing mode).....	40
Figure 29 – Structure of the slave response Read_Extended_ID-Code_1/2.....	40
Figure 30 – Structure of Read_Status request (top: standard addressing mode; bottom: extended addressing mode)	41
Figure 31 – Structure of the slave response (Read_Status)	41
Figure 32 – Structure of R1 request (top: standard addressing mode; bottom: extended addressing mode).....	41
Figure 33 – Structure of the slave response (R1)	41
Figure 34 – Structure of the Broadcast (Reset) request.....	42
Figure 35 – Definition of the I/O data bits in combined transaction type 1	43
Figure 36 – Definition of the parameter bits in combined transaction type 1	43
Figure 37 – Function sequence to Read ID, Read Diagnosis, Read Parameter in combined transaction type 1	46
Figure 38 – Function sequence to Write Parameter in combined transaction type 1	47

Figure 39 – Behaviour of the slave receiving a complete parameter string from the master in combined transaction type 1	48
Figure 40 – Definition of the I/O data bits in combined transaction type 2	49
Figure 41 – Typical combined transaction type 2 signals as viewed by an oscilloscope (both data channels run idle)	50
Figure 42 – Typical combined transaction type 2 signals (the master transmits the byte 10101011 _{Bin} , the slave transmits 01110101 _{Bin}):.....	51
Figure 43 – Definition of the I/O data bits in combined transaction type 3 (4I/4O)	52
Figure 44 – Definition and state diagram of the slave for combined transaction type 3	53
Figure 45 – Definition of the I/O data bits in combined transaction type 4	55
Figure 46 – AS-i standard cable for field installation	63
Figure 47 – AS-i cabinet cable	64
Figure 48 – Equivalent schematic of decoupling circuit	68
Figure 49 – Decoupling circuit using a transformer	68
Figure 50 – Typical timing diagram for bidirectional input/outputs (D1, D3 = voltage level at respective data port).....	70
Figure 51 – Main state diagram of an AS-i slave	73
Figure 52 – Equivalent circuit of a slave for frequencies in the range of 50 kHz to 300 kHz	81
Figure 53 – A slave with C3 to compensate for $Z_1 = Z_2$	82
Figure 54 – Status indication on slaves	84
Figure 55 – Structure of an AS-i master	86
Figure 56 – Impedances of the master	87
Figure 57 – Equivalent circuit of a master for frequencies in the range of 50 kHz to 300 kHz	87
Figure 58 – Transmission control state machine	88
Figure 59 – AS-i interfaces	91
Figure 60 – Test circuit for impedance measurement	92
Figure 61 – Adjustable current sink (test circuit: NT_MODSENKE).....	93
Figure 62 – Indicator (test circuit NT_IMPSYM)	93
Figure 63 – Display (part of test circuit NT_IMPSYM)	94
Figure 64 – Test set-up for symmetry measurement.....	94
Figure 65 – Test circuit for noise emission	96
Figure 66 – Filter A (low-pass filter 0 Hz to 10 kHz)	96
Figure 67 – Filter B (bandpass filter 10 kHz to 500 kHz)	96
Figure 68 – Test circuit for start-up behaviour.....	97
Figure 69 – Measurement set-up for impedance measurement	99
Figure 70 – Test circuit for symmetry measurement	101
Figure 71 – Test circuit (detail 1)	102
Figure 72 – Test circuit (detail 2)	102
Figure 73 – Bandpass (10 kHz ... 500 kHz).....	102
Figure 74 – Procedure for symmetry test	103
Figure 75 – Test circuit for interoperability in AS-i networks.....	104
Figure 76 – Additional test circuit 1 for repeater.....	105
Figure 77 – Additional test circuit 2 for repeater.....	105

Figure 78 – Test circuit	106
Figure 79 – Test circuit decoupling network	107
Figure 80 – Test circuit	108
Figure 81 – Test circuit decoupling network	108
Figure 82 – Test circuit (equivalent of 10 m AS-i line)	108
Figure 83 – Test circuit (bandpass 10 kHz to 500 kHz)	109
Figure 84 – Test circuit	110
Figure 85 – Constant current source	110
Figure 86 – Test circuit	112
Figure 87 – Test circuit	114
Figure 88 – Test circuit (detail 1)	114
Figure 89 – Test circuit (detail 2)	115
Figure 90 – Procedure for symmetry test	116
Figure 91 – Test circuit AS-i network	117
Figure 92 – Test circuit for safety related slaves	118
Figure 93 – Test circuit for current consumption test.....	120
Figure 94 – Decoupling network, ammeter and power supply	120
Figure 95 – Test circuit noise emission AS-i master	121
Figure 96 – Decoupling network.....	122
Figure 97 – Bandpass 10 kHz to 500 kHz	122
Figure 98 – Equivalent circuit of the 10 m AS-i line	122
Figure 99 – Test circuit impedance measurement	125
Figure 100 – Master connection for symmetry measurement.....	126
Figure 101 – Test circuit symmetry measurement of the AS-i master	127
Figure 102 – Bandpass 10 kHz to 500 kHz.....	127
Figure 103 – Procedure for symmetry test.....	128
Figure 104 – Test circuit – On-delay	129
Figure 105 – Oscillogram on-delay (example)	129
Figure 106 – Block circuit diagram current consumption measurement of the AS-i master	130
Figure 107 – Constant current source with trigger output (KONST_I)	130
Figure 108 – Oscillogram current consumption (example)	130
Figure 109 – Test circuit for checking start-up operation	131
Figure 110 – Test circuit for checking normal operation	132
Figure 111 – Test circuit	134
Figure A.1 – Definition of the extended ID2 code bits for S-7.3	180
Figure A.2 – Definition of the extended ID2 code bits for S-7.4	184
Figure A.3 – Data structure of the ID string (S-7.4)	189
Figure A.4 – Data structure of the diagnostic string (S-7.4)	193
Figure A.5 – Data structure of the parameter string (S-7.4)	194
Figure A.6 – Definition of the extended ID1 code bits for S-7.A.8 and S-7.A.9.....	204
Figure A.7 – Connection of mechanical switches	211

Table 1 – AS-i power supply specifications	24
Table 2 – Symmetrization and decoupling circuit specifications	25
Table 3 – Bit strings of the master requests	31
Table 4 – Master requests (standard addressing mode)	32
Table 5 – Master requests in the extended addressing mode	33
Table 6 – Bit strings of the slave responses	34
Table 7 – I/O Codes (IN = Input; OUT = Output; TRI = Tristate; I/O = Input/Output or Bidirectional (B)).....	39
Table 8 – List of combined transaction types	42
Table 9 – Data transfer from slave to master in combined transaction type 1	44
Table 10 – Data transfer from master to slave in combined transaction type 1	44
Table 11 – Definition of serial clock and data in combined transaction type 2	50
Table 12 – Data transfer in combined transaction type 2	50
Table 13 – Definition of the ID2 code in combined transaction type 5	56
Table 14 – Input states of safety related input slaves	59
Table 15 – Connection and wiring identification	61
Table 16 – AS-i power supply marking	62
Table 17 – Environmental conditions (minimum conditions)	66
Table 18 – General requirements for an AS-i power supply	67
Table 19 – Physical and logical ports of an AS-i slave	70
Table 20 – Limits for R, L and C of the equivalent circuit of a slave	82
Table 21 – Limits for R, L and C of the equivalent circuit of a master	87
Table A.1 – Overview of existing slave profiles for standard slaves	137
Table A.2 – List of existing profiles for standard slaves	137
Table A.3 – Overview of existing slave profiles with extended address	138
Table A.4 – List of existing profiles for slaves in extended address mode (ID=A)	138
Table A.5 – Profile catalogue of S-7.D profiles	158
Table A.6 – Overview of data of S-7.D profiles	158
Table A.7 – Profile catalogue of S-7.E profile	163
Table A.8 – Overview of data of S-7.E profiles	163
Table A.9 – Commands for combined transaction type 2	197
Table A.10 – Acyclic write service request (Type 2)	198
Table A.11 – Acyclic read service request (Type 2)	198
Table A.12 – Acyclic write service response (Type 2)	198
Table A.13 – Acyclic read service response (Type 2)	198
Table A.14 – List of index 0 (mandatory): ID object (R)	199
Table A.15 – List of index 1 (mandatory): diagnosis object (R)	199

INTERNATIONAL ELECTROTECHNICAL COMMISSION

**LOW-VOLTAGE SWITCHGEAR AND CONTROLGEAR –
CONTROLLER-DEVICE INTERFACES (CDIs) –****Part 2: Actuator sensor interface (AS-i)**

FOREWORD

- 1) The International Electrotechnical Commission (IEC) is a worldwide organization for standardization comprising all national electrotechnical committees (IEC National Committees). The object of IEC is to promote international co-operation on all questions concerning standardization in the electrical and electronic fields. To this end and in addition to other activities, IEC publishes International Standards, Technical Specifications, Technical Reports, Publicly Available Specifications (PAS) and Guides (hereafter referred to as "IEC Publication(s)"). Their preparation is entrusted to technical committees; any IEC National Committee interested in the subject dealt with may participate in this preparatory work. International, governmental and non-governmental organizations liaising with the IEC also participate in this preparation. IEC collaborates closely with the International Organization for Standardization (ISO) in accordance with conditions determined by agreement between the two organizations.
- 2) The formal decisions or agreements of IEC on technical matters express, as nearly as possible, an international consensus of opinion on the relevant subjects since each technical committee has representation from all interested IEC National Committees.
- 3) IEC Publications have the form of recommendations for international use and are accepted by IEC National Committees in that sense. While all reasonable efforts are made to ensure that the technical content of IEC Publications is accurate, IEC cannot be held responsible for the way in which they are used or for any misinterpretation by any end user.
- 4) In order to promote international uniformity, IEC National Committees undertake to apply IEC Publications transparently to the maximum extent possible in their national and regional publications. Any divergence between any IEC Publication and the corresponding national or regional publication shall be clearly indicated in the latter.
- 5) IEC itself does not provide any attestation of conformity. Independent certification bodies provide conformity assessment services and, in some areas, access to IEC marks of conformity. IEC is not responsible for any services carried out by independent certification bodies.
- 6) All users should ensure that they have the latest edition of this publication.
- 7) No liability shall attach to IEC or its directors, employees, servants or agents including individual experts and members of its technical committees and IEC National Committees for any personal injury, property damage or other damage of any nature whatsoever, whether direct or indirect, or for costs (including legal fees) and expenses arising out of the publication, use of, or reliance upon, this IEC Publication or any other IEC Publications.
- 8) Attention is drawn to the Normative references cited in this publication. Use of the referenced publications is indispensable for the correct application of this publication.
- 9) Attention is drawn to the possibility that some of the elements of this IEC Publication may be the subject of patent rights. IEC shall not be held responsible for identifying any or all such patent rights.

International Standard IEC 62026-2 has been prepared by subcommittee 17B: Low-voltage switchgear and controlgear, of IEC technical committee 17: Switchgear and controlgear.

This second edition of IEC 62026-2 cancels and replaces the first edition published in 2000. This second edition constitutes a technical revision.

The main changes with respect to the previous edition are listed below:

- doubling the number of slaves from 31 to 62 by introduction of sub-addresses;
- introduction of AS-I safety system.

This bilingual version, published in 2009-11, corresponds to the English version.

The text of this standard is based on the third edition and the following documents:

FDIS	Report on voting
17B/1579/FDIS	17B/1584/RVD

Full information on the voting for the approval of this standard can be found in the report on voting indicated in the above table.

The French version of this standard has not been voted upon.

This publication has been drafted in accordance with the ISO/IEC Directives, Part 2.

A list of all parts in the IEC 62026 series, under the general title *Low-voltage switchgear and controlgear – Controller-device interfaces (CDIs)*, can be found on the IEC website.

The committee has decided that the contents of this publication will remain unchanged until the maintenance result date indicated on the IEC web site under “<http://webstore.iec.ch>” in the data related to the specific publication. At this date, the publication will be

- reconfirmed;
- withdrawn;
- replaced by a revised edition, or
- amended.

IECNORM.COM : Click to view the full PDF of IEC 62026-2:2008

LOW-VOLTAGE SWITCHGEAR AND CONTROLGEAR – CONTROLLER-DEVICE INTERFACES (CDIs) –

Part 2: Actuator sensor interface (AS-i)

1 Scope and object

This part of IEC 62026 specifies a method for communication between a single control device and switching elements, and establishes a system for the interoperability of components with the specified communication interfaces. The complete system is called “Actuator Sensor interface (AS-i)”.

This standard describes a method for connecting switching elements, such as low-voltage switchgear and controlgear, standardized within IEC 60947, and controlling devices. The method may also be applied for connecting other devices and elements.

Where inputs and outputs I/O are described in this standard, their meaning is regarding the master, the meaning regarding the application is the opposite.

The object of this standard is to specify the following requirements for control circuit devices and switching elements:

- requirements for a transmission system and for interfaces between a slave, a master and electromechanical structures;
- requirements for a complete interoperability of different devices within any network, when meeting this standard;
- requirements for an interchangeability of devices within a network, when fulfilling the profiles of this standard;
- normal service conditions for the slaves, electromechanical devices and master;
- constructional and performance requirements;
- tests to verify conformance to requirements.

2 Normative references

The following referenced documents are indispensable for the application of this document. For dated references, only the edition cited applies. For undated references, the latest edition of the referenced document (including any amendments) applies.

IEC 60068-2-6:1995, *Environmental testing – Part 2-6: Tests – Test Fc: Vibration (sinusoidal)*

IEC 60068-2-27:1987, *Environmental testing – Part 2-27: Tests – Test Ea and guidance: Shock*

IEC 60204-1:2005, *Safety of machinery – Electrical equipment of machines – Part 1: General requirements*

IEC 60227-2:1997, *Polyvinyl chloride insulated cables of rated voltages up to and including 450/750 V – Part 2: Test methods*
Amendment 1 (2003)

IEC 60228:2004, *Conductors of insulated cables*

IEC 60304:1982, *Standard colours for insulation for low-frequency cables and wires*

IEC 60352-6:1997, *Solderless connections – Part 6: Insulation piercing connections – General requirements, test methods and practical guidance*

IEC 60364-4-41:2005, *Low-voltage electrical installations – Part 4-41: Protection for safety – Protection against electric shock*

IEC 60529:1989, *Degrees of protection provided by enclosures (IP code)*
Amendment 1 (1999)

IEC 60947-1:2007, *Low-voltage switchgear and controlgear – Part 1: General rules*

IEC 60947-4-1:2000, *Low-voltage switchgear and controlgear – Part 4-1: Contactors and motor-starters – Electromechanical contactors and motor-starters*
Amendment 1 (2002)
Amendment 2 (2005)

IEC 60947-4-2:1999, *Low-voltage switchgear and controlgear – Part 4-2: Contactors and motor-starters – AC semiconductor motor controllers and starters*
Amendment 1 (2001)
Amendment 2 (2006)

IEC 60947-5-2:1997, *Low-voltage switchgear and controlgear – Part 5-2: Control circuit devices and switching elements – Proximity switches*
Amendment 1 (1999)
Amendment 2 (2003)

IEC 61000-4-2:1995 *Electromagnetic compatibility (EMC) – Part 4-2: Testing and measurement techniques – Electrostatic discharge immunity test*
Amendment 1 (1998)
Amendment 2 (2000)

IEC 61000-4-3:2006, *Electromagnetic compatibility (EMC) – Part 4-3: Testing and measurement techniques – Radiated, radio-frequency, electromagnetic field immunity test*

IEC 61000-4-4:2004, *Electromagnetic compatibility (EMC) – Part 4-4: Testing and measurement techniques – Electrical fast transient/burst immunity test*

IEC 61131-2:2007, *Programmable controllers – Part 2: Equipment requirements and tests*

IEC 61140:2001, *Protection against electric shock – Common aspects for installation and equipment*
Amendment 1 (2004)

IEC 61508 (all parts), *Functional safety of electrical/electronic/programmable electronic safety-related systems*

IEC 61800-2:1998, *Adjustable speed electrical power drive systems – Part 2: General requirements – Rating specifications for low-voltage adjustable frequency a.c. power drive systems*

IEC/TS 61915:2003, *Low-voltage switchgear and controlgear – Principles for the development of device profiles for networked industrial devices*

IEC 62026-1:2007, *Low-voltage switchgear and controlgear – Controller-device interfaces (CDIs) – Part 1: General rules*

CISPR 11:2003, *Industrial, scientific and medical (ISM) radio-frequency equipment – Electromagnetic disturbance characteristics – Limits and methods of measurement*

Amendment 1 (2004)

Amendment 2 (2006)

3 Terms, definitions, symbols and abbreviations

For the purposes of this document, the terms, definitions, symbols and abbreviations given in IEC 62026-1 as well as the following apply.

3.1 Terms and definitions

Alphabetical index of definitions

	<i>Reference</i>
A	
Active slave	3.1.1
Actuator Sensor interface (AS-i)	3.1.2
Address	3.1.3
Address assignment	3.1.4
Analogue input data image (AIDI)	3.1.5
Analogue output data image (AODI)	3.1.6
AS-i cycle	3.1.7
AS-i input	3.1.8
AS-i line	3.1.9
AS-i master	3.1.10
AS-i network	3.1.11
AS-i output	3.1.12
AS-i power supply	3.1.13
AS-i slave	3.1.14
B	
Bit time (effective)	3.1.15
C	
Configuration data (CD)	3.1.16
Configuration data image (CDI)	3.1.17
Controller	3.1.18
Controller interface	3.1.19
D	
Data exchange phase	3.1.20
Decoupling circuit	3.1.21
Detection phase	3.1.22
E	
Earth fault detector	3.1.23
Execution control	3.1.24
Extended addressing mode	3.1.25
F	
Field devices	3.1.26
I	
I/O configuration (I/O code)	3.1.27
Identification code (ID code)	3.1.28
Input data image (IDI)	3.1.29

L	
List of activated slaves (LAS).....	3.1.30
List of detected slaves (LDS).....	3.1.31
List of peripheral faults (LPF).....	3.1.32
List of projected slaves (LPS).....	3.1.33
M	
Master.....	3.1.34
Master pause.....	3.1.35
Master request.....	3.1.36
N	
Non-volatile stored data.....	3.1.37
O	
Operation address.....	3.1.38
Output current limit.....	3.1.39
Output data image (ODI).....	3.1.40
P	
Parameter image (PI).....	3.1.41
P-fault.....	3.1.42
R	
Repeater.....	3.1.43
S	
Select bit.....	3.1.44
Send pause.....	3.1.45
Slave.....	3.1.46
Slave pause.....	3.1.47
Slave response.....	3.1.48
Symmetrizing circuit.....	3.1.49
T	
Transaction.....	3.1.50
Transmission control.....	3.1.51
V	
Volatile stored data.....	3.1.52
Z	
Zero address.....	3.1.53

3.1.1

active slave

slave connected to the AS-i line and capable to communicate properly

3.1.2

Actuator Sensor interface (AS-i)

set of interfaces and serial communication method for the connection of low-voltage switchgear and controlgear, and other simple field devices with a controller

3.1.3**address**

numerical parameter out of the address space of the AS-i slaves which specifies a node of an AS-i network

NOTE Address 0 is reserved for slaves which have not had an address assigned.

3.1.4**address assignment**

replacement of the existing address of the AS-i slave with a new address

3.1.5**Analogue Input Data Image (AIDI)**

input data stored in the master, containing the latest actual copies of the received data from the inputs of all active slaves using combined transactions type 1 to 5

3.1.6**Analogue Output Data Image (AODI)**

output data stored in the master to be transmitted cyclically to the active slaves with outputs using combined transactions types 1 to 5

3.1.7**AS-i cycle**

set of up to 33 transactions

NOTE 1 A cycle may, in case of a detected communication failure, include one message retransmission.

NOTE 2 In the case of extended addressing mode, two cycles will be needed for data transfer of all slaves that are in extended addressing mode.

3.1.8**AS-i input**

physical or logical slave port providing an input from the process

3.1.9**AS-i line**

two-wire line for transferring information and power to the AS-i slaves and the AS-i master

3.1.10**AS-i master**

unit on the AS-i line that manages the communication between the slaves and the controller

3.1.11**AS-i network**

network composed of an AS-i control circuit, interfaces and switching elements, for example master, slaves, power supply, cable, taps, repeaters

3.1.12**AS-i output**

physical or logical slave port providing an output to the process

3.1.13**AS-i power supply**

special power supply combining a d.c. supply and a symmetrizing and decoupling circuit needed in an AS-i network

3.1.14

AS-i slave

physical and logical means to connect the application devices (actuator, sensor, or other components) to the AS-i line

NOTE A slave may be a stand alone device or part of another device.

3.1.15

bit time

T_{Bit}

duration of the transmission of one bit

3.1.16

configuration data (CD)

value of the I/O configuration and the identification code (optional extended identification codes) of a specific slave

3.1.17

configuration data image (CDI)

image of the configuration data of all slaves, stored in the AS-i master

3.1.18

controller

host or operator of the master, for example a programmable logic controller, a personal computer, a gateway, or a human operator

3.1.19

controller interface

logical interface between the master and the controller

3.1.20

data exchange phase

period of time during which the master sends output data to the slaves and receives input data from the slaves

3.1.21

decoupling circuit

part of the AS-i power supply for decoupling the d.c. source and the physical data transmission within the AS-i network

3.1.22

detection phase

period of time when the execution control of the master tries to find all slaves connected and operating

NOTE All slaves found are listed in the list of detected slaves (LDS).

3.1.23

earth-fault detector

special insulation monitoring device compatible with the requirements of the AS-i transmission system which allows to detect the asymmetrical deterioration of the insulation between the AS-i network and ground

3.1.24

execution control

master function that controls the message exchange and provides several functions to the controller interface

3.1.25**extended addressing mode**

doubles the maximum number of slaves from 31 (addresses in the range of 1 to 31) to 62 (addresses in the range of 1A/1B to 31A/31B)

3.1.26**field devices**

items connected to the AS-i slave, for example actuators, sensors, push-buttons, indicator lights, etc.

NOTE "intelligent" field devices also include integrated AS-i circuitry.

3.1.27**I/O-configuration (I/O-code)**

set of four bits which defines the direction of data flow at the slave I/O ports

3.1.28**identification code (ID-code)**

set of four bits which defines the type of slave for a given I/O-configuration (optional: extended ID-codes consisting of additional 2x4bits)

3.1.29**input data image (IDI)**

input data stored in the master, received from the slaves

3.1.30**list of active slaves (LAS)**

list of all slaves at the AS-i line that are activated and capable of communicating properly with the master

NOTE The list is available in the master.

3.1.31**list of detected slaves (LDS)**

list of all slaves actually detected by the master

NOTE The list is available in the master.

3.1.32**list of peripheral faults (LPF)**

list of all slaves with peripheral fault bit set to "1"

NOTE The list is available in the master.

3.1.33**list of projected slaves (LPS)**

list of all configured slaves of the interface system as the target configuration

NOTE The list is available in the master and it includes the configuration data (CD) of all configured slaves.

3.1.34**master**

control unit on the AS-i line that communicates serially with the slaves

3.1.35**master pause**

time between the last bit of a master request and the first bit of the slave response, measured at the master ports

3.1.36

master request

data or parameter or function sent from the master to a single slave (exception: broadcast)

NOTE The content of this master request is either data (to be moved to the output ports of the slave), parameters or a command

3.1.37

non-volatile stored data

data that remains unchanged after power interruption

3.1.38

operation address

address of the AS-i slave other than the zero address

3.1.39

output current limit

I_{Lim}

output current of the power supply not to be exceeded under all environmental and load conditions

3.1.40

output data image

ODI

output data stored in the master to be transferred to the AS-i slaves

3.1.41

parameter image

PI

parameters (sets of 4 bits) that define the functionality of all the different slaves in the AS-i network

3.1.42

p-fault

appliance in a slave for signalling peripheral faults to the master

NOTE In case of a peripheral fault and a "Read_Status_Request" of the master the slave response will be "1" in S1 bit.

3.1.43

repeater

device that regenerates the AS-i signal and provides galvanic separation between parts of the AS-i network so that network lengths of more than 100 m are possible

3.1.44

select bit

bit in the master request used in extended address mode to distinguish between the A-slave and B-slave

3.1.45

send pause

period after receipt of the slave response during which no subsequent transmission occurs

3.1.46

slave

network device or part of another device that provides an interface to the AS-i line and communicates with the master

3.1.47**slave pause**

time between the last bit of a slave response and the start of sending the first bit of the next master request, measured at the master ports

3.1.48**slave response**

message from the slave to the master after a master request has been received and processed without error

NOTE The content of this response is either data or the result of a command.

3.1.49**symmetrizing circuit**

part of the AS-i power supply for conditioning the physical data transmission within the AS-i network

3.1.50**transaction**

(single) comprises a master request and a slave response within the master pause

NOTE Distinction is made between a single transaction, as defined above, and combined transactions of various types. The latter are combined of a series of several single transactions in which the information content is related in a well-defined way.

3.1.51**transmission control**

master function that controls the data transmission, transmission pauses and retransmissions in case of failures (e.g. transmission failures, missing response from the slave, invalid response received, etc.)

3.1.52**volatile stored data**

data that may change following power interruption

3.1.53**zero address**

special address reserved for the online assignment of a new address to an AS-i slave

3.2 Symbols and abbreviations

AIDI	Analogue Input Data Image
AODI	Analogue Output Data Image
APF	AS-i power failure
APM	Alternating pulse modulation
APO	AS-i power ON
AS-i	Actuator Sensor Interface
ASI+	positive potential of the AS-i network
ASI-	negative potential of the AS-i network
CB	control bit
CD	configuration data
CDI	configuration data image
EB	end bit
IDI	input data image
I_e	rated current of AS-i power supply

I_{lim}	current limit of AS-i power supply
LAS	list of active slaves
LDS	list of detected slaves
LPF	list of slaves that signal peripheral fault condition
LPS	list of projected slaves
MAN	Manchester II code
ODI	output data image
PB	parity bit
PCD	permanent configuration data
PI	parameter image
PP	permanent parameter
PSK	phase shift keying
SEL	Select Bit used for extended addressing
ST	start bit
T_{Bit}	bit time
TS	transaction status
00_{Hex}	hexadecimal representation of values, for example $1F_{Hex} = 31$, $F_{Hex} = 15$
00_{Bin}	binary representation of values, for example $1100_{Bin} = 12$, $0110_{Bin} = 6$

4 Classification

4.1 Overview

The Actuator Sensor Interface system will be applied mainly at the lowest level of a multi-level automation hierarchy. AS-i concentrates on the typical requirements for connecting binary elements with a controlling device. Thus, AS-i meets the requirements in machinery and plant construction, where real-time processing, cost effective design, installation, operating, maintenance, and service are essential.

AS-i can be used as an interface physically integrated into actuators, sensors, or other devices and elements themselves, opening an option for "intelligent" binary actuators, sensors, or other devices and elements. AS-i may, as well, be used in separate modules providing an interface for typically four conventional actuators, sensors or other devices and elements already available on the market.

To connect this variety of actuators, sensors, or other devices and elements with a controlling device, AS-i is embedded in a structure of two different units which present three interfaces as shown in Figure 1.

Logically, the AS-i system is a master-slave communication system composed of a single master and up to 31 (62 with extended addressing) slaves. The master sends data and parameters to a specific slave. The slave passes the data to the output ports or processes the requested procedure (e.g. Reset_Slave) and returns the input data or the result of the successful processed procedure to the master, respectively.




Figure 1 – AS-i components and interfaces

The AS-i concept is independent of the specific type of actuators, sensors, or other devices and elements. It defines the mechanisms and all the components for the communication with a controlling device and it offers electromechanical structures for a standardized "plug and play technique" for installing very simply actuators, sensors, or other devices and elements into an AS-i-network.

The annexes define slave and master profiles of common types of actuators, sensors, or other devices and elements, that will often be used in AS-i systems.

4.2 Components and interfaces

As shown in Figure 1, the AS-i system comprises the following components and interfaces.

4.2.1 Components

AS-i slave The unit that can be accessed by the master via the AS-i line for data exchange, parametrization, and monitoring. The slave has a well-defined logical and functional behaviour. It responds immediately with slave response to a specific request from the master and it ensures that a malfunction of the attached actuator, sensor or other device or of the slave itself will not disturb the communication between the master and the other slaves in the network.

NOTE 1 The definition of an AS-i slave is logical in nature, but covers the physical requirements for data transmission through the AS-i network, too. The concrete realization of a slave depends on the implementation; for example a specific pinout of an integrated slave chip is not defined in this standard.

AS-i master The unit that organizes and monitors the network and schedules the exchange of data, parameters and commands with the AS-i slaves via the AS-i line. The master has a well-defined logical and functional behaviour. It sends master requests to the AS-i slaves and receives the immediate slave responses from them.

NOTE 2 The definition of an AS-i master is mainly logical in nature but covers the physical requirements on data transmission through the AS-i network, too. The concrete realization of a master depends on its implementation. The 'Master Profiles' in Annex B define minimal sets of functions and commands of different master types.

AS-i power supply Provides power to the AS-i network and includes the decoupling circuitry.

AS-i repeater The unit that regenerates the AS-i signal and provides galvanic separation between parts of the AS-i network so that network lengths of more than 100 m are possible.

AS-i line Provides the signalling and d.c. power connections between the AS-i devices.

4.2.2 Logical interfaces

Interface 1 The slave interface to connect the AS-i slave with the actuators, sensors, or other devices and elements. It is characterized by several ports, which define the input, output or bi-directional input/output behaviour and the parametrization behaviour of the AS-i slave, the timing of the signals, and the power supply for actuators, sensors, or other devices and elements.

NOTE 1 Interface 1 is only a concept. The concrete representation of the interface depends mainly on the implementation. Only by the more restrictive slave profiles given in Annex A it is defined to some further extent.

Interface 2 The interface that provides all logical, physical, and mechanical requirements for data exchange and power distribution. It comprises signalling of encoded information, the AS-i transactions, mechanical and electrical requirements on the network and the AS-i power supply.

NOTE 2 Interface 2 is concrete in nature. It comprises the bus structure. The requirements of interface 2 are defined in this standard to ensure the interoperability of all components.

Interface 3 The interface between the controller and the AS-i master that provides all functions used by the controller to access the AS-i master for sending and receiving data to and from slaves, sending a cyclical command to a slave, to set or to obtain flags and values for several lists in the master. This interface allows the controller to manage the master's behaviour and thus the behaviour of the AS-i system. Supported functions are classically "set something" in the master, "get some information" from the master.

NOTE 3 Interface 3 is only a concept. The concrete representation of the interface depends on the implementation. To a large extent, it depends on features of the specific controller system.

4.2.3 Physical interfaces

Interface A Defines the physical connection between the field device and the AS-i slave circuitry including physical interface, signal levels and power requirements if any.

Interface B Defines the physical connection of the AS-i slave circuitry to the AS-i line including physical interface (mechanical/electrical), signal characteristics and power requirements.

Interface C Defines the physical connection of the AS-i master circuitry to the AS-i line including physical interface (mechanical/electrical), signal characteristics and power requirements.

Interface D Definition of the physical interface is outside of the scope of this standard and shall be provided by the manufacturer.

Interface E Defines the physical connection of the AS-i power supply including the signal decoupling circuit, to the AS-i line.

Interface F Defines the physical interface between the field device and an external auxiliary power supply if any.

5 Characteristics

5.1 Overview

The AS-i system defines digital, serial, multidrop data communication of a master with actuators and sensors or other devices including a power supply. Data and energy are transmitted on the same 2-wire cable.

The AS-i system is designed for protection class III (PELV) according to IEC 61140 (see 8.2). Therefore all components shall meet the corresponding requirements.

The AS-i transmission system provides the communication between up to 62 AS-i slaves and a single AS-i master, i.e. it represents the interface 2 between a master and the slaves (see Figure 1). The AS-i master shall call the individual slaves and get their responses immediately.

Subclauses 5.2 to 5.4 define the physical requirements and 5.5 to 5.7 the logical requirements of this transmission system (messages to be exchanged).

Additional requirements specific for the transmission medium (8.1), for the power supply (8.2), for the repeater and other components (8.3), for the slave (8.4) and for the master (8.5) are defined in the subclauses below.

5.2 Signal characteristics

The characteristics of the transmitted signal and the modulation are defined in this subclause.

5.2.1 Transmission coding




Figure 2 – Transmission coding

NOTE Because the information signal is superimposed on a d.c. supply voltage, a modulation must be employed that does not contain a d.c. voltage part. The transmission is asynchronous. To simplify synchronization of the slave a serially embedded synchronization information in the data signal flow is provided.

All messages are encoded in Manchester II format. Each message includes a start and an end bit. The idle state is represented by a "1". A "0" is encoded by a half bit time with high level followed by a half bit time of low level. A "1" is encoded by a half bit time of low level followed by a half bit time of high level.

The modulation shall be realized by the alternating pulse modulation (APM) with a $\sin^2$ signal wave form. The rising edge of the Manchester II format shall be represented as a positive and the falling edge as a negative pulse.

The transmission encoding and decoding is shown in Figure 2.

5.2.2 Transfer speed

The bit time (T_{Bit}) is defined as 6 μs . Thus, the bit sequence frequency shall be $166\frac{2}{3}$ kBit/s.

5.2.3 Transmitter requirements

The transmitter in both the master and the slave shall be implemented as a current sink. The current signal is superimposed on the d.c. voltage of the AS-i network. A falling edge of the Manchester II coded signal shall cause a current of

$$i(t) = I_{\text{send}} * \left(\frac{t}{3\mu\text{s}} - \frac{1}{2\pi} \sin\left(\frac{2\pi}{3\mu\text{s}} t\right) \right)$$

A rising edge shall cause a current of

$$i(t) = I_{\text{send}} * \left(1 - \frac{t}{3\mu\text{s}} + \frac{1}{2\pi} \sin\left(\frac{2\pi}{3\mu\text{s}} t\right) \right)$$

The amplitude I_{send} of the modulation current shall be between 55 mA and 68 mA.

The maximum deviation from the nominal bit time shall be less or equal to $\pm 0,1$ % for the master and $\pm 0,2$ % for the slave.

5.2.4 Receiver requirements

Together with the decoupling inductances of the decoupling circuit in the power supply, the send current waveform as defined in 5.2.3 will lead to a negative (positive) voltage pulse at each rising (falling) edge. The waveform of the pulses will be ideally

$$u(t) \approx \pm U_{\text{send}} * \sin^2\left(\frac{2\pi}{6\mu\text{s}} t\right)$$

with $U_{\text{send}} = \text{const} \approx 2 \text{ V}$

NOTE 1 In a real AS-i System, the declining edge of the pulses is flattened due to the characteristics of the decoupling circuit. In addition, amplitudes and waveform will be influenced by the physical properties of the AS-i line. The receivers therefore must be able to detect a more complex pulse spectrum.

The receiver shall be able to receive and decode a message as described below (see Figure 3).

The maximum pulse amplitude U_{max} of a message may vary between 1,5 V peak and 4 V peak.

NOTE 2 The differences in the amplitude $U_{\max}$ between consecutive Master requests will not vary in one configuration. Shown are the extreme values in different configurations and locations of the slave on the AS-i line. In a constant configuration, the relation of $U_{\max}$ between two slave responses at different locations of the line is up to 1:1,5.

- The amplitude of a valid pulse within a message may vary from 65 % to 100 % of the maximum amplitude $U_{\max}$.

NOTE 3 For slaves according to previous versions of this standard it may vary from 80 % to 100 %.

Valid pulses start in a time window from $(n * 3 \mu s)^{+1,0 \mu s}_{-0,5 \mu s}$ in relation to the initial pulse U_{init} . These pulses shall be accepted by the receiver.

Pulses outside a window from $(n * 3 \mu s)^{+1,6 \mu s}_{-0,8 \mu s}$ shall not be accepted by the receiver.

Pulses (noise, ringing) of up to 30 % of $U_{\max}$ shall not disturb the message reception.




Figure 3 – Receiver requirements

NOTE 4 Pulse deviations from $-0,8 \mu s$ up to $+1,6 \mu s$ may occur due to a combination of different effects, for example capacitive load on the AS-i line, deviations from the oscillator frequency in the transmitter and in the receiver.

5.3 Power and data distribution

5.3.1 General

The simultaneous transmission of data and power on the AS-i line requires technical provisions for decoupling data and power.

The AS-i power supply has to provide the d.c. power for the whole network. On the other hand, it has to realise the conditioning of physical data transmission within the system. This feature comprises symmetrization and forming and adapting transmission signals according to the signal requirements defined in 5.2. The adapting circuit will furthermore be called "decoupling circuit".

Although the functions of these components are independent, it is useful to combine them for practical reasons.

The combination of a d.c. power supply, a symmetrization circuit and a decoupling circuit is called "AS-i power supply".




Figure 4 – AS-i power supply

5.3.2 AS-i power supply requirements

The AS-i power supply requirements are shown in Table 1:

Table 1 – AS-i power supply specifications

Characteristic	Specification
Output voltage at ASI+/ASI- (over the whole load range)	$U_{ASI} = 29,5 \text{ V d.c. to } 31,6 \text{ V d.c.}$
Rated output current	I_e as stated by the manufacturer
Additional current to meet charging processes for connecting additional slaves during normal operation	$I_a = 0,4 \text{ A}$ (12,5 mA for each standard slave / 6,5 mA for each slave in extended addressing mode)
Current limit	$I_{lim} > I_e + I_a$
Amplitude noise in the current range (measured at ASI+/ASI-)	50 mV _{pp} within 10 kHz to 500 kHz (visible noise band on oscilloscope)
Low frequency ripple (except overload)	300 mV _{pp} in the frequency range of 0 kHz to 10 kHz
Power on delay	$\leq 2 \text{ s}$ after reaching 5 V at output terminals

NOTE Any regulation of input and load changes should not affect the communication on the AS-i line; the AS-i transmission activity should not affect the power supply. The total effect on the AS-i line should not exceed the value of 50 mV_{pp} or 300 mV_{pp}, respectively, see above.

5.3.3 Start-up behaviour

Within 2 s after reaching 5 V the first time, the voltage level shall reach the maximum value of the master starting voltage (26,5 V). The time span between the minimum master starting voltage (22,5 V – 1 V, see 8.5.2.1) and the min. AS-i voltage level (29,5 V) shall be less than 1 s. The voltage level has to increase steadily from 5 V up to normal operation voltage (29,5 V to 31,6 V).

NOTE The second demand is important because the master begins to work if the voltage exceeds its starting voltage of $22,5 \text{ V} \pm 1 \text{ V}$.

During start-up the power supply shall supply an increased current to meet the charging process in the system. This additional load will be equal to a capacitance of 15 mF.

Beginning from a voltage level of 5 V, the power supply shall give the rated output current I_e plus an additional current to load the above mentioned capacitance of 15 mF to meet the time restrictions.

5.3.4 Symmetrization and decoupling circuit

The symmetrization and decoupling circuit ensures several functions of the AS-i transmission system:

- providing the d.c. power to the AS-i line;
- signal shaping;
- terminating impedance (for the physical line);
- symmetrizing the AS-i line with respect to GND;
- rejection of common mode noise.

The equivalent decoupling network consists of two inductances and two resistors as well as the symmetrizing capacitors C_s as shown in Figure 5.




Figure 5 – Equivalent schematic of symmetrization and decoupling circuit

The symmetry capacitors C_s shall be located as close as possible to the decoupling circuit. These capacitances provide a symmetrical relation of ASI+/ASI- to ground. Equal values of at least 100 nF are recommended.

Table 2 – Symmetrization and decoupling circuit specifications

Characteristic	Specification
Inductance between ASI+/ASI-	$100 \mu\text{H} \pm 10 \% \quad (I_L=0 \text{ to } I_{L\text{max}})$
Short circuit / overload	May be applied for infinite time without causing defects in the decoupling circuit
Symmetry of ASI+/- against GND	$0,98 \leq Z_1 / Z_2 \leq 1,02$ within the frequency range of 10 kHz to 300 kHz and the whole load range
Source impedance	$ Z_{\text{out}} < 0,5 \Omega$ in the range of 10 kHz to 300 kHz
Decoupling impedance (C_s)	$ Z_s < 5 \Omega$ in the range above 300 kHz

5.4 AS-i topology and other components

5.4.1 AS-i line (minimum requirements)

The AS-i transmission medium can be any cable, shielded or non-shielded at which the following characteristics shall be provided for the full operating range:

at a frequency of 167 kHz:

R' :	$< 90 \text{ m}\Omega/\text{m}$
C' :	$< 80 \text{ pF}/\text{m}$
Z :	$70 \Omega \text{ to } 140 \Omega$
G' :	$\leq 5 \mu\text{S}/\text{m}$
L' :	$400 \text{ nH}/\text{m} \text{ to } 1\,300 \text{ nH}/\text{m}$
t' :	$\leq 8,3 \text{ ns}/\text{m}$

The recommended cross-section is $2 \times 1,5 \text{ mm}^2$.

For short trunk lines without further branching cables with other specifications are tolerable, if the d.c. voltage drop on these lines does not affect the function of the connected devices.




Figure 6 – Model of the AS-i transmission medium

NOTE 1 The characteristic impedance Z of a transmission line is defined by its distributed constants R' , L' , C' , G' and the frequency in use by the equation

$$Z = \sqrt{\frac{R' + j\omega L'}{G' + j\omega C'}}$$

The distributed constants can be measured at an electrical short length of the transmission line with open (G' , C') respectively, shorted (R' , L') end. The additional limitations of Z and the propagation delay time t' result from excluding such combinations of distributed constants which would lead to unfavourable high or low values of the characteristic impedance.

NOTE 2 Any cable that meets the above mentioned data may be used as the AS-i line. Nevertheless, several requirements and tolerances of this standard are intended to meet a total voltage drop (d.c.) along the AS-i transmission medium of up to 3 V. It is recommended to use a cross-section so that no higher voltage drop will occur. If a cable is to be used as the AS-i-line that does not meet the above-mentioned data, the total length of 100 m for the complete network may be affected.

NOTE 3 The propagation delay of a signal on the AS-i line is defined by the equation

$$t' = \sqrt{L'C' - \frac{R'G'}{\omega^2}}$$

and is typically $0,6 \mu\text{s}/100 \text{ m}$ in one direction.

5.4.2 AS-i topology

The AS-i topology is the tree structure. The total length of the AS-i line shall not exceed 100 m. This length shall be calculated as the sum of all trunk lines.

There shall be no connection to GND in the network apart from the port GND at the power supply.

NOTE AS-i has been designed as a symmetrical system. The better the symmetry, the better the rejection of undesirable emission of AS-i signal components as well as incidence of AS-i relevant noise, even if the system is relatively large and distributed. This is important because the network is unshielded and may act as an antenna.

During normal operation, a voltage drop between the power supply and any point of the network of more than 3 V shall not occur unless a possibly higher voltage drop is specified in the product documentation of a particular slave.

5.4.3 AS-i repeater

The total length of the AS-i line is restricted to 100 m. An AS-i repeater regenerates the AS-i signal and provides galvanic separation between parts of the AS-i network so that network lengths of more than 100 m are possible.

Because of timing restrictions, it is not allowed to connect more than two repeaters in series. It is possible, however, to use several repeaters in parallel as long as they are connected to different branches of the tree structure of the network.

5.4.4 AS-i earth-fault detector

According to IEC 60204-1, earth faults on any control circuit shall not cause unintentional starting, potentially hazardous motions or prevent stopping of the machine. To fulfil this requirement, IEC 60204-1 indicates that control circuits that are not connected to the protective bonding circuit shall be provided with an insulation monitoring device that either indicates an earth fault or interrupts the circuit automatically after detecting an earth fault.

If an AS-i network is used to control potentially dangerous movements of a machine and IEC 60204-1 applies, an isolation monitoring device shall be installed. If the AS-i network is composed of separate parts that are isolated from each other, an insulation monitoring device shall be used for each isolated part of the network.

The insulation monitoring device used in AS-i networks shall be compatible with the requirements of the AS-i transmission system. Details are given in 8.3.2.

5.5 Communication

5.5.1 Communication principles

The AS-i system is a master-slave communication system composed of a single master and up to 31 (62 with extended addressing) slaves. Each slave shall have a unique address in the range of 1 to 31 (1A/1B to 31A/31B with extended addressing). This address is called operation address. The operation address shall be stored non-volatile. Only slaves with an operation address shall respond to data and parameter requests from the master.

The zero address is used during the change of a slave address. Normally, the zero address is stored volatile, except in factory new slaves. For details see 8.4.

A single transaction is composed of a master request and a slave response. A combined transaction is composed of several single transactions.

5.5.2 Transmission control

The exchange of data between the single master and up to 31 (62 with extended addressing) slaves is implemented by the processing of transactions (see Figure 7). A transaction starts with a master request. The master expects a slave response within a certain time. If the master does not receive a valid response from the slave within this time, it shall interpret this as a negative response. It may retransmit the master request once more. After receiving a valid response, the master shall start the next transaction after the send pause has elapsed. A slave shall not respond if it detects a faulty master request or if the master issues an unsupported request. The slave shall not give any negative response.




Figure 7 – Transactions

5.5.3 Timing requirements

All times specified in this paragraph are related to the signals on the AS₊ line at the location of the master terminals.

An example of how to measure the master pause is shown in Figure 9. Other pauses shall be measured respectively. Both the master request and the slave response start with a zero as the first bit. Due to the Manchester II format this start bit leads only to a negative voltage pulse in the second half of the first bit time.

NOTE 1 Each receiver samples the voltage pulses with a certain threshold value. Therefore, and due to analogue filters, the start of the internal bit times may vary from those shown in Figure 9.

NOTE 2 The “master pause” is controlled by the slave and the “slave pause” is controlled by the master. These names, although illogical, are maintained for historical reasons.




Figure 8 – Master and slave pause as viewed from master/slave point of view




Figure 9 – Representation of the master pause

A transaction is split into two actions (master request and slave response) and two time intervals (master pause and send pause). A slave response time-out monitors a possible absence of a slave response:

1. **Master request:** sending a message from the master to a single slave and expecting a response from the slave.
2. **Master pause:** During this time the slave processes the requested function, produces the response data and starts within this time to send the response to the master. If a slave responds to a master request, it shall start its response within a period of 2 to 5 bit times after the end of a master request. The master shall be able to accept the start of a slave response within a period of 12 to 63 μs after the end of its request.

NOTE 3 For optimized noise suppression the AS-i master receiver should be switched off during the master pause for $\geq 1,5$ bit times.

3. **Slave response:** Sending the slave data or the command result to the master.
4. **Slave pause:** After receipt of the slave response there shall be a minimum period during which a subsequent transmission shall not occur. The duration of this pause shall be 1,5 to 2 bit times. The slave shall be able to accept the start of a master request after a slave pause of 6 μs.
5. **Send pause:** After receipt of the slave response there shall be a minimum period during which a subsequent transmission does not occur. During normal operation the time of this pause shall be one slave pause in case of more than 30 transactions per AS-i cycle. In the case of 30 or less transactions per AS-i cycle the send pause may be prolonged to a maximum of 500 μs; but in this case the AS-i cycle time shall not be longer than 5 ms, including management and inclusion phase.
6. **Slave response time-out:** In case of no response from the slave in a certain time interval (the slave response time-out), the master shall end the transaction or repeat the transmission. This time shall be 11 bit times $\frac{+0 \mu s}{-3 \mu s}$.

NOTE 4 This is with respect to propagation delay on the line and the possible use of repeaters.

The time-out timer shall be started at the end of the transmission of the master request.

NOTE 5 Within the slave response time-out the master expects the beginning of a response telegram from the slave. After this time, the transmission function determines the absence of a slave response.

7. **Delay time for repeater:** The maximum delay time for a repeater shall be less than or equal to 7 μs for each direction.

NOTE 6 The master pause has to be less than or equal to 63 µs (see slave response time out). In the case of two repeaters in series, an asynchronous slave behind the second repeater and a propagation delay time of a 300 m line of about 5 µs appears. The maximum delay time for one repeater is 7 µs for each direction. The delay time of a repeater is to be measured as the time between a certain incoming voltage pulse to the respective outgoing voltage pulse on the other line.

NOTE 7 With presently available components, a stated AS-i cycle time shall be calculated as follows:

$$\begin{array}{rclclcl}
 n * \text{Master request} & = & n * (14 \text{ Bit}) & = & n * 84 \mu\text{s} & = & \text{If } n = 33 \\
 + n * \text{Master pause} & = & n * (3 \text{ Bit}) & = & n * 16 \mu\text{s (synchr. slave)} & = & 2\,772 \mu\text{s} \\
 + n * \text{Slave response} & = & n * (7 \text{ Bit}) & = & n * 42 \mu\text{s} & = & 528 \mu\text{s} \\
 + n * \text{Send pause} & = & n * (2 \text{ Bit}) & = & n * 12 \mu\text{s (min.)} & = & 1\,386 \mu\text{s} \\
 \hline
 = T_{\text{cycle}} & = & n * (26 \text{ Bit}) & = & n * 154 \mu\text{s (min.)} & = & 396 \mu\text{s} \\
 & & & & & & 5\,082 \mu\text{s}
 \end{array}$$

where n is the number of all AS-i requests during data exchange in the AS-i cycle and in the inclusion phase, including one repetition. In normal operation, n will be the number of activated slaves plus 2. This calculation is not affected by use of up to 62 slaves in extended addressing mode.

5.6 AS-i single transactions

5.6.1 Summary of transactions

Four single transaction types support data exchange, parametrization, network management and diagnostics. All master requests and all slave responses have the same structure and the same length of 14 bits (master) and 7 bits (slave), respectively.

A master may be able to issue all or some of the master requests listed in Tables 4 and 5 to start a transaction. Any slave shall be able to process and respond to all those master requests with the possible exception of the Address Assignment request and R1 request. (For details see Annex B, AS-i Master Profiles).

5.6.2 Definition of master requests

The following types of master requests are defined:

Data_Exchange Serves for delivering and/or receiving the bit pattern to/from the data output/input of the slave.

Write_Parameter Serves for delivering and/or receiving the bit pattern to/from the parameter ports of the slave.

Address_Assignment Serves for assigning a non-volatile address (0...31 for standard addressing mode \ 0,1A/1B,...31A/31B for extended addressing mode) to the slave with a zero address.

Commands Serve for miscellaneous functions like reset, reading the configuration, and reading the status of the slave.

A summary of all master requests is given in Tables 4 and 5. All other possible codes (not yet used in this standard) are reserved and shall not be implemented by any master or slave implementation used for AS-i networks.

5.6.3 Structure and semantics of the master requests

The requests sent by the master and received by the slave are composed of six elements as follows:

Start bit	Control bit	Address	Information	Parity bit	End bit

The bits of a master request shall be as follows:




Figure 10 – Structure of a master request

Table 3 – Bit strings of the master requests

Bit string	Semantic	Comments
ST:	Start bit	Identifies the beginning of the master request always: ST = 0
CB:	Control bit	Identifies the type of request in the information cell; 0 = data/parameter transmission/address assignment; 1 = command transmission
A4..A0:	Address (5 bit)	To address the listed slaves 00 _{Hex} = zero address. 01 _{Hex} .. 1F _{Hex} = slave 1 through 31
I4..I0:	INFORMATION	These 5 bits contain the information to be transferred to the slave for every request type. Individual bits are described by the respective call type. For extended addressing I3 is used as an address extension (Sel-bit) to address the A- and B-slaves. Definition of Sel-bit: Sel=0 A-slave Sel=1 B-slave
PB:	Parity bit	Part of verification of the correctness of the master request at the slave. A correct message has even parity. 0 = even count of "1"-symbols in (CB, A4..A0, I4..I0) 1 = odd count of the "1"-symbols in (CB, A4..A0, I4..I0)
EB:	End bit	Identifies the end of the master request always: EB = 1

Table 4 – Master requests (standard addressing mode)

Data_Exchange	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=0</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=0</td><td>D3</td><td>D2</td><td>D1</td><td>D0</td><td>PB</td><td>=1</td></tr><tr><td colspan="6">← 5 Bit Address →</td><td colspan="6">← 5 Bit Information →</td><td></td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=0	A4	A3	A2	A1	A0	=0	D3	D2	D1	D0	PB	=1	← 5 Bit Address →						← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																													
=0	=0	A4	A3	A2	A1	A0	=0	D3	D2	D1	D0	PB	=1																													
← 5 Bit Address →						← 5 Bit Information →																																				
Write_Parameter	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=0</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>P3</td><td>P2</td><td>P1</td><td>P0</td><td>PB</td><td>=1</td></tr><tr><td colspan="6">← 5 Bit Address →</td><td colspan="6">← 5 Bit Information →</td><td></td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=0	A4	A3	A2	A1	A0	=1	P3	P2	P1	P0	PB	=1	← 5 Bit Address →						← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																													
=0	=0	A4	A3	A2	A1	A0	=1	P3	P2	P1	P0	PB	=1																													
← 5 Bit Address →						← 5 Bit Information →																																				
Address_Assignment	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>PB</td><td>=1</td></tr><tr><td colspan="6">← 5 Bit Address →</td><td colspan="6">← 5 Bit Information →</td><td></td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=0	=0	=0	=0	=0	=0	A4	A3	A2	A1	A0	PB	=1	← 5 Bit Address →						← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																													
=0	=0	=0	=0	=0	=0	=0	A4	A3	A2	A1	A0	PB	=1																													
← 5 Bit Address →						← 5 Bit Information →																																				
Write_Extended_ID-Code_1	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>ID 3</td><td>ID 2</td><td>ID 1</td><td>ID 0</td><td>PB</td><td>=1</td></tr><tr><td colspan="6">← 5 Bit Address →</td><td colspan="6">← 5 Bit Information →</td><td></td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	=0	=0	=0	=0	=0	=0	ID 3	ID 2	ID 1	ID 0	PB	=1	← 5 Bit Address →						← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																													
=0	=1	=0	=0	=0	=0	=0	=0	ID 3	ID 2	ID 1	ID 0	PB	=1																													
← 5 Bit Address →						← 5 Bit Information →																																				
Delete_Address	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>PB</td><td>=1</td></tr><tr><td colspan="6">← 5 Bit Address →</td><td colspan="6">← 5 Bit Information →</td><td></td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=0	=0	=0	=0	=0	PB	=1	← 5 Bit Address →						← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																													
=0	=1	A4	A3	A2	A1	A0	=0	=0	=0	=0	=0	PB	=1																													
← 5 Bit Address →						← 5 Bit Information →																																				
Reset_Slave	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>=1</td><td>=1</td><td>=0</td><td>=0</td><td>PB</td><td>=1</td></tr><tr><td colspan="6">← 5 Bit Address →</td><td colspan="6">← 5 Bit Information →</td><td></td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	=1	=1	=0	=0	PB	=1	← 5 Bit Address →						← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																													
=0	=1	A4	A3	A2	A1	A0	=1	=1	=1	=0	=0	PB	=1																													
← 5 Bit Address →						← 5 Bit Information →																																				
Read_I/O-Configuration	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>PB</td><td>=1</td></tr><tr><td colspan="6">← 5 Bit Address →</td><td colspan="6">← 5 Bit Information →</td><td></td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	=0	=0	=0	=0	PB	=1	← 5 Bit Address →						← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																													
=0	=1	A4	A3	A2	A1	A0	=1	=0	=0	=0	=0	PB	=1																													
← 5 Bit Address →						← 5 Bit Information →																																				
Read_ID-Code	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>=0</td><td>=0</td><td>=0</td><td>=1</td><td>PB</td><td>=1</td></tr><tr><td colspan="6">← 5 Bit Address →</td><td colspan="6">← 5 Bit Information →</td><td></td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	=0	=0	=0	=1	PB	=1	← 5 Bit Address →						← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																													
=0	=1	A4	A3	A2	A1	A0	=1	=0	=0	=0	=1	PB	=1																													
← 5 Bit Address →						← 5 Bit Information →																																				
Read_Extended_ID-Code_1	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>=0</td><td>=0</td><td>=1</td><td>=0</td><td>PB</td><td>=1</td></tr><tr><td colspan="6">← 5 Bit Address →</td><td colspan="6">← 5 Bit Information →</td><td></td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	=0	=0	=1	=0	PB	=1	← 5 Bit Address →						← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																													
=0	=1	A4	A3	A2	A1	A0	=1	=0	=0	=1	=0	PB	=1																													
← 5 Bit Address →						← 5 Bit Information →																																				
Read_Extended_ID-Code_2	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>=0</td><td>=0</td><td>=1</td><td>=1</td><td>PB</td><td>=1</td></tr><tr><td colspan="6">← 5 Bit Address →</td><td colspan="6">← 5 Bit Information →</td><td></td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	=0	=0	=1	=1	PB	=1	← 5 Bit Address →						← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																													
=0	=1	A4	A3	A2	A1	A0	=1	=0	=0	=1	=1	PB	=1																													
← 5 Bit Address →						← 5 Bit Information →																																				
Read_Status	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>=1</td><td>=1</td><td>=1</td><td>=0</td><td>PB</td><td>=1</td></tr><tr><td colspan="6">← 5 Bit Address →</td><td colspan="6">← 5 Bit Information →</td><td></td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	=1	=1	=1	=0	PB	=1	← 5 Bit Address →						← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																													
=0	=1	A4	A3	A2	A1	A0	=1	=1	=1	=1	=0	PB	=1																													
← 5 Bit Address →						← 5 Bit Information →																																				
R1	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>=1</td><td>=1</td><td>=1</td><td>=1</td><td>PB</td><td>=1</td></tr><tr><td colspan="6">← 5 Bit Address →</td><td colspan="6">← 5 Bit Information →</td><td></td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	=1	=1	=1	=1	PB	=1	← 5 Bit Address →						← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																													
=0	=1	A4	A3	A2	A1	A0	=1	=1	=1	=1	=1	PB	=1																													
← 5 Bit Address →						← 5 Bit Information →																																				
Broadcast	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>=1</td><td>=1</td><td>=1</td><td>=1</td><td>=1</td><td>=1</td><td>=0</td><td>=1</td><td>=0</td><td>=1</td><td>PB</td><td>=1</td></tr><tr><td colspan="6">← 5 Bit Address →</td><td colspan="6">← 5 Bit Information →</td><td></td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	=1	=1	=1	=1	=1	=1	=0	=1	=0	=1	PB	=1	← 5 Bit Address →						← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																													
=0	=1	=1	=1	=1	=1	=1	=1	=0	=1	=0	=1	PB	=1																													
← 5 Bit Address →						← 5 Bit Information →																																				

Table 5 – Master requests in the extended addressing mode

Data_Exchange	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=0</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=0</td><td>$\overline{\text{Sel}}$</td><td>D2</td><td>D1</td><td>D0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bit Address →</td><td colspan="7">← 5 Bit Information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=0	A4	A3	A2	A1	A0	=0	$\overline{\text{Sel}}$	D2	D1	D0	PB	=1	← 5 Bit Address →							← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=0	A4	A3	A2	A1	A0	=0	$\overline{\text{Sel}}$	D2	D1	D0	PB	=1																														
← 5 Bit Address →							← 5 Bit Information →																																				
Write_Parameter	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=0</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>$\overline{\text{Sel}}$</td><td>P2</td><td>P1</td><td>P0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bit Address →</td><td colspan="7">← 5 Bit Information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=0	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	P2	P1	P0	PB	=1	← 5 Bit Address →							← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=0	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	P2	P1	P0	PB	=1																														
← 5 Bit Address →							← 5 Bit Information →																																				
Address_Assignment	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bit Address →</td><td colspan="7">← 5 Bit Information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=0	=0	=0	=0	=0	=0	A4	A3	A2	A1	A0	PB	=1	← 5 Bit Address →							← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=0	=0	=0	=0	=0	=0	A4	A3	A2	A1	A0	PB	=1																														
← 5 Bit Address →							← 5 Bit Information →																																				
Write_Extended_ID-Code_1	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>ID 3</td><td>ID 2</td><td>ID 1</td><td>ID 0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bit Address →</td><td colspan="7">← 5 Bit Information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	=0	=0	=0	=0	=0	=0	ID 3	ID 2	ID 1	ID 0	PB	=1	← 5 Bit Address →							← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=1	=0	=0	=0	=0	=0	=0	ID 3	ID 2	ID 1	ID 0	PB	=1																														
← 5 Bit Address →							← 5 Bit Information →																																				
Delete_Address	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=0</td><td>$\overline{\text{Sel}}$</td><td>=0</td><td>=0</td><td>=0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bit Address →</td><td colspan="7">← 5 Bit Information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=0	$\overline{\text{Sel}}$	=0	=0	=0	PB	=1	← 5 Bit Address →							← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=1	A4	A3	A2	A1	A0	=0	$\overline{\text{Sel}}$	=0	=0	=0	PB	=1																														
← 5 Bit Address →							← 5 Bit Information →																																				
Reset_Slave	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>$\overline{\text{Sel}}$</td><td>=1</td><td>=0</td><td>=0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bit Address →</td><td colspan="7">← 5 Bit Information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=1	=0	=0	PB	=1	← 5 Bit Address →							← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=1	=0	=0	PB	=1																														
← 5 Bit Address →							← 5 Bit Information →																																				
Read_I/O-Configuration	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>$\overline{\text{Sel}}$</td><td>=0</td><td>=0</td><td>=0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bit Address →</td><td colspan="7">← 5 Bit Information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=0	=0	=0	PB	=1	← 5 Bit Address →							← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=0	=0	=0	PB	=1																														
← 5 Bit Address →							← 5 Bit Information →																																				
Read_ID-Code	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>$\overline{\text{Sel}}$</td><td>=0</td><td>=0</td><td>=1</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bit Address →</td><td colspan="7">← 5 Bit Information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=0	=0	=1	PB	=1	← 5 Bit Address →							← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=0	=0	=1	PB	=1																														
← 5 Bit Address →							← 5 Bit Information →																																				
Read_Extended_ID-Code_1	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>$\overline{\text{Sel}}$</td><td>=0</td><td>=1</td><td>=0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bit Address →</td><td colspan="7">← 5 Bit Information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=0	=1	=0	PB	=1	← 5 Bit Address →							← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=0	=1	=0	PB	=1																														
← 5 Bit Address →							← 5 Bit Information →																																				
Read_Extended_ID-Code_2	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>$\overline{\text{Sel}}$</td><td>=0</td><td>=1</td><td>=1</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bit Address →</td><td colspan="7">← 5 Bit Information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=0	=1	=1	PB	=1	← 5 Bit Address →							← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=0	=1	=1	PB	=1																														
← 5 Bit Address →							← 5 Bit Information →																																				
Read_Status	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>$\overline{\text{Sel}}$</td><td>=1</td><td>=1</td><td>=0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bit Address →</td><td colspan="7">← 5 Bit Information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=1	=1	=0	PB	=1	← 5 Bit Address →							← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=1	=1	=0	PB	=1																														
← 5 Bit Address →							← 5 Bit Information →																																				
R1	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>$\overline{\text{Sel}}$</td><td>=1</td><td>=1</td><td>=1</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bit Address →</td><td colspan="7">← 5 Bit Information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=1	=1	=1	PB	=1	← 5 Bit Address →							← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=1	=1	=1	PB	=1																														
← 5 Bit Address →							← 5 Bit Information →																																				
Broadcast	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>=1</td><td>=1</td><td>=1</td><td>=1</td><td>=1</td><td>=1</td><td>=0</td><td>=1</td><td>=0</td><td>=1</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bit Address →</td><td colspan="7">← 5 Bit Information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	=1	=1	=1	=1	=1	=1	=0	=1	=0	=1	PB	=1	← 5 Bit Address →							← 5 Bit Information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=1	=1	=1	=1	=1	=1	=1	=0	=1	=0	=1	PB	=1																														
← 5 Bit Address →							← 5 Bit Information →																																				

NOTE Sel denotes the Select Bit, $\overline{\text{Sel}}$ the inverted Select Bit.

5.6.4 Structure and semantics of the slave responses

The responses sent by the slave have no control bit and no address and are composed of 4 elements as follows:

Start bit	Information	Parity bit	End bit

The bits of a slave response shall be as follows:

Start bit=0

ST	I3	I2	I1	I0	PB	EB

← 4 Bit Information →

Parity bit

End bit=1

Figure 11 – Structure of a slave response

Table 6 – Bit strings of the slave responses

Bit string	Semantic	Comments
ST:	Start bit	Identifies the beginning of the slave response always: ST = 0
I3..I0:	Information	These 4 bits contain the information to be transferred to the master for every response type. Individual bits are described by the respective call type
PB:	Parity bit	Part of verification of the correctness of the slave response. Each correct message has even parity. 0 = even count of "1"-symbols in (I3..I0) 1 = odd count of the "1"-symbols in (I3..I0)
EB:	End bit	Identifies the end of the slave response always: EB = 1

5.6.5 Individual single transactions

5.6.5.1 Data_Exchange

The "Data_Exchange Request" shall be used by the master to transfer 4 bits of data (I3..I0) (3 bits of data plus Sel-Bit in case of extended addressing mode) to the data output register of the slave and to obtain 4 bits of data from the slave inputs. (For the behaviour of the input/output ports of the slave see 8.4).

The data exchange request shall have the following structure:




Figure 12 – Structure of a data exchange request (top: standard address mode; bottom: extended address mode)

The bits A4..A0 shall contain an operation address (1..31).

The slave response shall have the following structure:




Figure 13 – Structure of the slave response (Data_Exchange)

If the slave is not activated, no answer shall be generated.

5.6.5.2 Write_Parameter

The "Write_Parameter Request" shall be used by the master to transfer the 4 parameter bits (I3..I0) to the parameter output register of the slave and to obtain 4 bits of data from the slave parameter inputs. (For the behaviour of the parameter input/output ports of the slave see 8.4).

The Write_Parameter request shall have the following structure:




Figure 14 – Structure of the Write_Parameter request (top: standard addressing mode; bottom: extended addressing mode)

The bits A4..A0 shall contain an operation address (1..31).

The slave response shall have the following structure:




Figure 15 – Structure of the slave response (Write_Parameter)

The Write_Parameter request may affect the slave's state machine (see 8.4 for further details).

5.6.5.3 Address_Assignment

The "Address_Assignment request" shall be used by the master to enforce the slave to store the given address (I4..I0) non-volatile and to use this address when responding to master requests.

The address_assignment request shall have the following structure:




Figure 16 – Structure of the Address_Assignment request

The bits A4..A0 shall contain the zero address (00_{Hex}).

The slave response shall have the following structure:




Figure 17 – Structure of the slave response (Address_Assignment)

After a successful Address_Assignment, a slave shall respond under the new address.

5.6.5.4 Write_Extended_ID-Code_1

The "Write_Extended_ID-Code_1" request is a command request and shall be used by the master to write the variable ID-Code nibble of the slave with address =0.

The "Write_Extended_ID-Code_1" command shall have the following structure:




Figure 18 – Structure of the Write_Extended_ID-Code_1 request

For compatibility reasons with previous versions of this standard the response of a slave to this command is optional. After a successful Write_Extended_ID-Code_1 command, the slave response shall have the following structure:




Figure 19 – Structure of the slave response (Write_Extended_ID-Code_1)

The new ID-Code nibble shall be stored non-volatile.

In extended addressing mode it is permitted for the manufacturer to block the write access by the user to the extended ID-Code 1. This allows to distinguish between more specific products. The manufacturer shall set all bits of the blocked extended ID Code 1 to "1" or as it is defined in the profile. Some ID-Code 1 may be fixed in specific profiles. In case of ID_Code2=F_{Hex} and ID_Code1=F_{Hex} the ID-Code 1 may be blocked by the manufacturer.

NOTE 1 If the slave is in the process of storing the new ID-Code nibble into the non-volatile memory (processing the "Write_Extended_ID-Code_1" request), a new "Write_Extended_ID-Code_1" request should not be issued by the master. The result of the storage process would otherwise be undefined.

NOTE 2 If the slave is used in Extended Address Mode ID3 is used as SEL to select A and B address. In this mode the user programmable part of the Extended ID-Code_1 (ID2..ID0) is limited to the range of 0 to 7.

5.6.5.5 Reset_Slave

The "Reset_Slave request" is a command request and shall be used by the master to reset a specific slave.

The Reset_Slave command shall have the following structure:




Figure 20 – Structure of the Reset_Slave request (top: standard addressing mode; bottom: extended addressing mode)

The slave response shall have the following structure:




Figure 21 – Structure of the slave response (Reset_Slave)

The Reset_Slave request affects the slave's state machine. (See 8.4 for further details).

5.6.5.6 Delete_Address

The "Delete_Address request" is a command request and shall be used by the master to delete the operation address of a specific slave.

The Delete_Address command shall have the following structure:




Figure 22 – Structure of the Delete_Address request (top: standard addressing mode; bottom: extended addressing mode)

The slave response shall have the following structure:




Figure 23 – Structure of the slave response (Delete_Address)

After a successful Delete_Address command, a slave shall respond with the zero address. This request does not cause the slave to store the address non-volatile.

The Delete_Address request does not affect the slave's state machine.

NOTE 1 A "Delete_Address" request to a slave with a zero address is identical to the "Write_Extended_ID-Code_1" request (see 5.6.5.4).

NOTE 2 If the slave is in the process of storing its address into the non-volatile memory (processing the "Address_Assignment" request), a "Delete_Address" request should not be issued by the master. The result of the storage process would be undefined.

5.6.5.7 Read_I/O_Configuration

The "Read_I/O_Configuration Request" is a command request and shall be used by the master to read the I/O configuration of a specific slave.

The Read_I/O_Configuration request shall have the following structure:




Figure 24 – Structure of the Read_I/O_Configuration request (top: standard addressing mode; bottom: extended addressing mode)

The slave response shall contain the I/O-Code and shall have the following structure:




Figure 25 – Structure of the slave response (Read_I/O_Configuration)

The input/output data bits are configured to function as input only, as output only, as bi-directional input/output, or as tristate. This configuration depends on the environment and the required functionality. It is fixed for any particular slave, therefore. 16 different configurations as shown in Table 7 are defined. They are identified by the Identification Code, which shall be stored non-volatile in the slave.

The encoding of the I/O configuration shall be as follows:

NOTE 1 I/O configuration examples include:

- 4-bit input data to transmit the switching signals of 4 binary sensors,
- 4-bit output data to activate four actuators,
- 2-bit output plus 2-bit input to activate and monitor a double working actuator (e.g. bi-directional pneumatic valve that also transmits the sensor signals indicating the end positions).

**Table 7 – I/O Codes (IN = Input; OUT = Output; TRI = Tristate;
I/O = Input/Output or Bidirectional (B))**

I/O Code (4-Bit)	I/O-Configuration			
	D0	D1	D2	D3
0 _{Hex}	IN	IN	IN	IN
1 _{Hex}	IN	IN	IN	OUT
2 _{Hex}	IN	IN	IN	I/O
3 _{Hex}	IN	IN	OUT	OUT
4 _{Hex}	IN	IN	I/O	I/O
5 _{Hex}	IN	OUT	OUT	OUT
6 _{Hex}	I/O	I/O	I/O	I/O
7 _{Hex}	I/O	I/O	I/O	I/O
8 _{Hex}	OUT	OUT	OUT	OUT
9 _{Hex}	OUT	OUT	OUT	IN
A _{Hex}	OUT	OUT	OUT	I/O
B _{Hex}	OUT	OUT	IN	IN
C _{Hex}	OUT	OUT	I/O	I/O
D _{Hex}	OUT	IN	IN	IN
E _{Hex}	OUT	I/O	I/O	I/O
F _{Hex}	TRI	TRI	TRI	TRI

NOTE 2 In previous versions of this standard, I/O code 6_{Hex} was defined as IN I/O I/O I/O.

5.6.5.8 Read_Identification_Code

The "Read_Identification_Code request" is a command request and shall be used by the master to read the identification code of a specific slave.

The Read_Identification request shall have the following structure:




Figure 26 – Structure of Read_Identification_Code request (top: standard addressing mode; bottom: extended addressing mode)

The slave response shall contain the ID-Code and shall have the following structure:




Figure 27 – Structure of the slave response (Read_Identification_Code)

If the Identification_Code of a slave is "A_{Hex}" the slave uses the extended addressing mode.

If the Identification_Code of a slave is "B_{Hex}" the slave transfers safe signals.

NOTE For further details, see Table 8 and Annex A.

5.6.5.9 Read_Extended_ID-Code_1/2

The "Read_Extended_ID-Code_1/2 Requests" are two command requests and shall be used by the master to read the content of the (optional) extended ID-Code register of a specific slave. These commands are optional.

The Read_Extended_ID-Code_1/2 command request shall have the following structure:




Figure 28 – Structure of Read_Extended_ID-Code_1/2 Request (top: standard addressing mode; bottom: extended addressing mode)

The slave response shall have the following structure:




Figure 29 – Structure of the slave response Read_Extended_ID-Code_1/2

NOTE If the slave is used in the Extended Address Mode I3 in the slave response to Read_Extended_ID-Code_1 is used as SEL to show A/B address. In this mode the Extended ID-Code 1 (I2..I0) is limited to the range from 0 to 7.

5.6.5.10 Read_Status

The "Read_Status Request" is a command request and shall be used by the master to read the status of a specific slave.

The Read_Status request shall have the following structure:




Figure 30 – Structure of Read_Status request (top: standard addressing mode; bottom: extended addressing mode)

The slave response shall have the following structure:




Figure 31 – Structure of the slave response (Read_Status)

5.6.5.11 R1

The "R1" is a command request. It is reserved and is optional.

This command will be coded in the information part of the master request as 1F_{Hex}. The Reserve request shall have the following structure:




Figure 32 – Structure of R1 request (top: standard addressing mode; bottom: extended addressing mode)

The slave response may have the following structure:




Figure 33 – Structure of the slave response (R1)

NOTE For compatibility reasons, the slave response may contain the content of the status register. This command has been a Read_Reset_Status in the first implementations of the system (up to version 2.0 of this standard). It is recommended not to use the command in new developments.

5.6.5.12 Broadcast (Reset)

The "Broadcast (Reset)" is a command request and is optional.

The Broadcast (Reset) request shall have the following structure:




Figure 34 – Structure of the Broadcast (Reset) request

The slaves shall react with a Reset. There shall be no slave response to this request.

NOTE 1 In a network, this command may be used by the master to reset all slaves which realise the command. Thus it is used to perform an action similar to an emergency stop. As the Reset_Slave request, the "Broadcast (Reset)" affects the slave's state machine. (see 8.4 for further details).

NOTE 2 For future expansion of the system the information part 15_{Hex} is reserved for broadcast commands.

5.7 AS-i combined transactions

5.7.1 General

AS-i Single Transactions contain a maximum of 4 bits of information. If more than 4 bits of consistent information is to be transferred an additional set of rules has to be established to control the data transfer. There are several sets of rules available for different types of applications (e.g. single direction word transfer for analogue sensors or actuators, full duplex data exchange for intelligent slaves etc.). These are defined in the subsequent paragraphs.

To identify slaves that are capable to communicate via combined transactions the ID-codes (see 5.6.5.8) or extended ID-codes (see 5.6.5.9) are used. Masters that are capable to communicate via combined transactions are identified by their master profiles (see Annex B). Table 8 lists all presently defined combined transaction types.

Table 8 – List of combined transaction types

Combined transaction type	Slave profile	Master profile	Remarks
Type 1	S-7.1	Not supported	<i>For new designs it is recommended to use S-7.3</i>
Type 1	S-7.2	Not supported	<i>For new designs it is recommended to use S-7.4</i>
Type 1	S-7.3	M3	16 bit inputs or outputs
Type 1	S-7.4	M3	Complex field devices
Type 2	S-7.5.5	M4	Combi field devices
Type 2	S-7.A.5	M4	Combi field devices
Type 2	S-B.A.5	M4	Serial communication field devices
Type 3	S-7.A.7	M4	4I/4O in extended address mode
Type 3	S-7.A.A	M4	8I/8O in extended address mode
Type 4	S-7.A.8	M4	16 bit inputs in extended address mode
Type 4	S-7.A.9	M4	Dual 16 bit inputs in extended address mode
Type 5	S-6.0	M4	High speed 16 bit inputs and outputs
AS-i safety	S-0.B	Any	AS-i safety input slaves
AS-i safety	S-7.B	Any	AS-i safety input slaves with standard outputs


5.7.2 Combined transaction type 1

The combined transaction type 1 mechanism is handled according to the method given below. It uses the standard AS-i data transfer mechanisms to build a half duplex data transfer channel for byte transfer between the master and the slave with the profiles given in Table 8.

NOTE Combined transaction type 1 may be used for analogue sensors and actuators; replacement of 4 mA to 20 mA interfaces, for scanners and displays with 8 characters maximum. It may further be used for complex field devices with variable parameters; replacement for 4 mA to 20 mA interfaces with parameter exchange.

5.7.2.1 Definition of I/O data and parameter bits


The definition of the I/O data bits (Single transaction “Data_Exchange”) is given in Figure 35.



Bit	Type	Definition
D3	I/O	Control bit for data transfer (“toggle bit”)
D2	I/O	Most significant data bit of the data triple
D1	I/O	Data bit of the data triple
D0	I/O	Least significant data bit of the data triple

Figure 35 – Definition of the I/O data bits in combined transaction type 1

The definition of the parameter bits (Single transaction „Write_Parameter“) is given in the following figure. This definition is valid for the slave profile S-7.4 only. For details see Annex A.



Px (hex)	P3	P2	P1	P0	Definition
F	1	1	1	1	Normal data cycle
E	1	1	1	0	Normal data cycle (optional)
D	1	1	0	1	Read ID string
C	1	1	0	0	Read diagnosis
B	1	0	1	1	Read parameter string
A	1	0	1	0	Write parameter string
0	0	0	0	0	Used to generate unequal slave responses

Figure 36 – Definition of the parameter bits in combined transaction type 1

When “Normal data cycle” is selected by the parameters, the data transfer direction is determined by the extended ID2 code as defined in 5.7.2.2. It cannot be changed during operation. The master acts as data source in case of an analogue output and as a data sink in case of an analogue input.

When “Read ID String”, “Read Diagnosis” or “Read parameter string” is selected by the parameters, the slave acts as data source and the master acts as data sink. When “Write parameter string” is selected by the parameters, the master acts as data source and the slave acts as data sink.

NOTE Due to this definition of data and parameter bits, combined transaction type 1 can only be used with standard addressing mode.

5.7.2.2 Definition of data transfer direction and number of channels

The data transfer direction and the number of data channels is defined by the extended ID2 code (Single transaction “Read_ID2-Code”) stored in the slave (see Annex A for details).

NOTE For AS-i slaves that do not support the extended ID1/ID2 codes, the AS-i master should assume the default value extended ID2 = F_{Hex}. This corresponds to an analogue input slave with 4 channels. It is allowed to implement less than 4 channels with extended ID2 code = F_{Hex}. In this case, the slaves send data for the

implemented channels only. The master should mark the input values of the unused channels in its analogue input data image as invalid. Slaves that support the extended ID1/ID2 codes should not use the default value extended ID2 = F_{Hex}.

5.7.2.3 Data transfer

If the slave is defined as data source and the master as data sink the data transfer is controlled by the master in a way shown in Table 9. The master issues a request consisting of a 3 bit command as shown. The slave answers in the same or in one of the next "Data_Exchange" telegrams with 3 bit data.

If the master is defined as data source and the slave as data sink, the data transfer is controlled by the slave in a similar manner as shown in Table 10. The slave issues a request consisting of a 3 bit command as shown. The master answers in one of the next "Data_Exchange" telegrams with 3 bit data.

Irrespective of the data transfer direction, the control bit K (the "Toggle Bit") is inverted by the master every time the content of the command or data bits change.

Table 9 – Data transfer from slave to master in combined transaction type 1

Master (request)		Slave (answer)	Remarks
K 1 1 1	>	$\overline{K}$ D2 D1 D0	
K 1 1 0	>	K D2 D1 D0	
K 1 0 1	>	$\overline{K}$ D2 D1 D0	
K 1 0 0	>	K D2 D1 D0	
K 0 1 1	>	$\overline{K}$ D2 D1 D0	
K 0 1 0	>	K D2 D1 D0	
K 0 0 1	>	$\overline{K}$ D2 D1 D0	
K 0 0 0	>	$\overline{K}$ D2 D1 V	

NOTE 1 The data in this table is shown at controller level. On the AS-i line the master requests will be transmitted in inverted form (see 5.6.5.4).

The request "K111" also serves as "latch" command. After having received this command the data bits of the whole sequence shall not be updated by the data source until completion of the whole sequence. This ensures data consistency.

Table 10 – Data transfer from master to slave in combined transaction type 1

Master (request)		Slave (answer)	Remarks
K X X X	>	$\overline{K}$ 1 1 1	
K D2 D1 D0	>	K 1 1 0	
$\overline{K}$ D2 D1 D0	>	$\overline{K}$ 1 0 1	
K D2 D1 D0	>	$\overline{K}$ 1 0 0	
K D2 D1 D0	>	K 0 1 1	
K D2 D1 D0	>	K 0 1 0	
K D2 D1 D0	>	$\overline{K}$ 0 0 1	
K D2 D1 D0	>	$\overline{K}$ 0 0 0	
K D2 D1 V	>	$\overline{K}$ 1 1 1	Start of the next cycle (or "K000" if transactions are to be terminated)

NOTE 2 The data in this table is shown at controller level. On the AS-i line, the master requests will be transmitted in inverted form (see 5.6.5.4).

The transfer is started with the request "K111". It ends with the request "K000". These two requests are mandatory. If less than 23 bits are to be transferred, the requests beginning with "K110" may be omitted. Length of data and definition of the individual bits are given in the slave profiles (see Annex A for details) or in the manufacturer's documentation.

The last bit of the sequence is the Valid Bit “V”. If it is set = 1 the sequence was transferred correctly and the data received is marked valid.

5.7.2.4 Slave response times

5.7.2.4.1 Input data slaves

When the master addresses a new data triple of the input slave (that is, the toggle bit of the data has changed) the slave shall respond within 250 µs with a new value. This ensures that maximum data transfer times can be calculated.

5.7.2.4.2 Output data slaves

After having received the command “K111” the master changes the Toggle Bit and sends new data. The slave shall respond with a new command data triple within 250µs. This sequence continues until the slave addresses the last data triple and the master responds with the data triple containing the Valid Bit “V”.

The slave then may wait up to a maximum of 3 s until it starts a new sequence with “K111”. The maximum time delay that the output slave will wait until a new data transfer cycle starts shall be stated in the manufacturers documentation. This item shall be named “max. delay between two consecutive data transfer cycles”.

5.7.2.5 Read ID, Read Diagnosis, Read and Write Parameter

If the normal data transfer cycle is to be interrupted to insert a Read ID, Read Diagnosis, Read Parameter, the master shall follow the sequence shown in Figure 37 (Slave profiles S-7.2 and S-7.4 only).

NOTE The 500 ms waiting time is needed because the Write_Parameter request is issued acyclically by the master. The 1 ms waiting time is needed by the slave to perform its internal changeover process.

After the first call “Write_Parameter (xxxx) to Slave” the master shall not change the four output bits. When the waiting time of 1 ms is exceeded, the master shall change the toggle bit D3 and at the same time it shall set the bits D2, D1 and D0 to “111” (host level).

If the normal data transfer cycle is to be interrupted to insert a Write Parameter, the master shall follow the sequence shown in Figure 38 and the slave shall follow the sequence shown in Figure 39 (Slave profiles S-7.2 and S-7.4 only).




Figure 37 – Function sequence to Read ID, Read Diagnosis, Read Parameter in combined transaction type 1




Figure 38 – Function sequence to Write Parameter in combined transaction type 1




Figure 39 – Behaviour of the slave receiving a complete parameter string from the master in combined transaction type 1

5.7.2.6 Error handling

5.7.2.6.1 Power-up

The data transferred is marked as not valid via the Valid Bit until a complete and error free cyclical transfer of data has been completed after a power-up condition.

5.7.2.6.2 Data triples in wrong sequence

The data source checks that the data triples are called for in the correct sequence by the data sink. If this is not the case it marks the data as erroneous via the Valid Bit. It may also respond to other commands with “K000” until a new cycle begins.

5.7.2.6.3 Data in varying length

The data source checks that data is transferred cyclically and with constant length. If the data length changes during operation, the data is marked as erroneous via the Valid Bit until a new cycle has been completed correctly.

5.7.2.6.4 Recognition of an acknowledgement phase

After interruption of the data traffic between AS-i master and AS-i slave, the input data in the AS-i master is set to “0_{Hex}”. To ensure that this does not lead to a wrong interpretation of the data, the values in question are to be marked erroneous via the Valid Bit.

5.7.2.6.5 Toggle bit timeout

If both communication partners are waiting for the control bit K to change, it is recommended to monitor the toggle period and perform a timeout after 1 s. When the timeout has occurred, the master and/or the slave shall mark the transmitted data as erroneous. If the slave monitors the Toggle Bit timeout, this has to be stated in the manufacturer's documentation.


5.7.3 Combined transaction type 2

The combined transaction type 2 mechanism is handled according to the standard given below. It uses the standard AS-i data transfer mechanisms to build a full duplex bit-serial data transfer channel between the master and the slave with the profiles listed in Table 8.

NOTE Combined transaction type 2 may be used for analogue sensors, actuators and field devices with variable parameters; for sensors, actuators and field devices both analogue and digital; for displays with more than 8 characters; replacement for 4 mA to 20 mA interfaces with parameter exchange.

5.7.3.1 Definition of I/O data and parameter bits

The definition of the I/O data bits (Single transaction “Data_Exchange”) is given in Figure 40:



Bit	Type	Definition
D3	I	Serial data in
D2	I	Serial clock in
D1	O	Serial data out
D0	O	Serial clock out

Figure 40 – Definition of the I/O data bits in combined transaction type 2

The AS-i parameter bits (Single transaction „Write_Parameter“) are not used for combined transaction type 2. They may be defined in the respective slave profiles.

NOTE Due to this definition of data bits, combined transaction type 2 can be used with standard address mode and/or with extended address mode. The input data bits D0 and D1 and the output data bits D2 (and D3 if standard addressing mode is used) are not needed for combined transaction type 2 and may be used for additional normal bit information transfer.

The combination of the serial clock and serial data bits are defined as follows:

Table 11 – Definition of serial clock and data in combined transaction type 2

Serial clock	Serial data	Definition
0	0	Data bit: 0
0	1	Data bit: 1
1	0	Separator / clock
1	1	Idle / no data

5.7.3.2 Data transfer

The data transfer is controlled by the following rules:

If there is no data to be transferred between the master and the slave (both data channels run idle), then both sides transfer the telegram "SEP" and "IDLE" continuously. The master begins the transfer and the slave answers with the same information:

Table 12 – Data transfer in combined transaction type 2

Master request		Slave response		
Serial clock (D0 Out)	Serial data (D1 Out)	Serial clock (D2 In)	Serial data (D3 In)	
1	0	1	0	Separator / clock
1	1	1	1	Idle / no data

In this state the slave shall always echo the information received from the master. The master shall send the alternative next telegram only after it has received the correct echo to the last telegram from the slave.

An oscilloscope connected to the respective inputs and outputs of the slave will typically display a picture as shown in Figure 41.




Figure 41 – Typical combined transaction type 2 signals as viewed by an oscilloscope (both data channels run idle)

A timeout error is detected if master or slave do not receive the expected information from the other side within a time of 100 ms.

If the master wants to transmit data to the slave it shall replace its "idle" telegram by the respective data telegram. If the slave wants to transmit data to the master it shall replace its "idle" telegram by the respective data telegram. The separator / clock telegram exchange between the data or idle telegrams remains unchanged.

The most significant bit is transmitted first. The data information may have any length. Two different data information are separated by at least one "idle" telegram.

An oscilloscope connected to the respective inputs and outputs of the slave will, for example display the picture shown in Figure 42.




Figure 42 – Typical combined transaction type 2 signals (the master transmits the byte 10101011_{Bin}, the slave transmits 01110101_{Bin}):

5.7.3.3 Slave response times

When the master transmits a new information (that is, the state of the serial clock changes) the slave shall respond in the actual or next cycle at the latest with a new information. This ensures that maximum data transfer times can be calculated.

5.7.3.4 Exception handling

5.7.3.4.1 Power-up

The user data in the master are marked as invalid until a complete and error-free data transfer has been performed.

5.7.3.4.2 Interruption of data traffic

When a master with integrated support of combined transaction type 2 detects that a slave of a corresponding profile is not in the LAS anymore, it marks the corresponding input values of all channels of this slave as invalid and sets them to default values if applicable.

A slave that supports combined transaction type 2 shall implement a watchdog function to monitor interruptions of data traffic. In case of interruption of data transfer detected by the watchdog the following actions shall be taken:

An output slave shall set its outputs to default values, if applicable.

- The slaves resets its state machine, that means it does not respond any more to data telegrams until it receives a new parameter telegram from the AS-i master.
- A timeout error is detected if the slave does not receive the expected information from the master within a time of 100 ms.

5.7.3.4.3 Interruption/error of data communication

The master and slave shall check incoming data for violation of the coding rules.

If a master with integrated support of combined transaction type 2 detects that the rules of the serial data communication are not followed by the slave (e.g. timeout) it will interrupt the serial data communication immediately, mark all data as invalid and return to the state "start serial communication".

When a slave detects that the rules of the serial data communication are not followed by the master (e.g. timeout) it will interrupt the serial data communication immediately, set outputs to default values and return to the state "start serial communication".

5.7.4 Combined transaction type 3

The combined transaction type 3 mechanism is handled according to the specification given below. It uses the standard AS-i data transfer mechanisms to build a full duplex 4 bit or 8 bit data transfer channel between the master and the slave in extended address mode with the profiles given in Table 8.

NOTE Combined transaction type 3 is intended for use in keypads, signal towers, valve terminals and similar devices. It may further be used for 8 bit sensors, actuators and field devices.

5.7.4.1 4I/4O data transfer

The definition of the I/O data bits (Single transaction “Data_Exchange”) for the 4I/4O data transfer is given in Figure 43:




Figure 43 – Definition of the I/O data bits in combined transaction type 3 (4I/4O)

The 4 output-bits are transferred cyclically in 2 groups. If the information bit D2 (Output Multiplex Bit) = 1 (ASI-level) then DO0 and DO1 are transferred to the slave, if the information bit D2 = 0 (ASI-level) then D2 and D3 are transferred to the slave in a data exchange request. The slave shall reassemble the two groups of data to the 4 appropriate output ports (Out 1 to Out 4) dependent on the information bit D2.

To ensure that both groups of output data are refreshed continuously the alternation of the D2 bit shall be supervised by the slave. If there is no alternation of the D2 bit at least every 300 ms (after the activation of the slave) the slave shall stop communication and switch all outputs into the OFF-state (protocol-watchdog).

NOTE In the case of a protocol watchdog event, it is recommended to stop communication.

The AS-i parameter bits (Single transaction „Write_Parameter“) are not used for combined transaction type 3. They may be defined in the respective slave profiles.

The data is transferred to the IDI and from the ODI of the master.

5.7.4.2 8I/8O data transfer

5.7.4.2.1 Definition of data and parameter bits

The definition of the I/O data bits (Single transaction “Data_Exchange”) for the 8I/8O data transfer is given in Figures 44a and 44b:

01_{Bin} then the input bits DI4, DI5 are transferred to the master and the master sends the output bits DO4, DO5 in the following data telegram. If the Multiplex Bits are 10_{Bin} then the input bits DI2, DI3 are transferred to the master and the master sends the output bits DO2, DO3 in the following data telegram. If the Multiplex Bits are 11_{Bin} then the input bits DI0, DI1 are transferred to the master and the master sends the output bits DO0, DO1 in the following data telegram.

For transmission security a client / server structure is required. The AS-i slave acts as the server and provides the Input Multiplex Bits. The AS-i master acts as the client and reflects the inverted Input Multiplex Bit DO2 to acknowledge the data transfer. With the data bit DO0 and DO1 the master transfers the corresponding output bits.

The Multiplex Bits 00_{Bin} denote the start of a transfer sequence. If consistent data output is required the master shall update the output byte only before sending output bits DO6, DO7.

To ensure that all groups of data are refreshed continuously the alternation of the D2 bit shall be supervised by the slave and the master. If there is no alternation of the D2 bit at least every 300 ms (after the activation of the slave) the slave shall stop communication and switch all outputs into the OFF-state (protocol-watchdog). In this case, the master shall signal the invalidity of the input data to the controller with a "Valid Bit" set to 0.

NOTE In the case of a protocol watchdog event, it is recommended to stop communication.

The AS-i parameter bits (Single transaction „Write_Parameter“) are not used for combined transaction type 3. They may be defined in the respective slave profiles.

The data is transferred to the AIDI (high byte of channel 0 for Slave A and high byte of channel 2 for Slave B) and from the AODI of the master.

5.7.4.2.2 Response times

The slave starts a sequence of data transmission by sending "0 0 DI7 DI6". After receiving this information, the master shall respond in less than 10 ms with an inverted DO2 bit. The slave shall respond to the changed DO2 bit with new data within 250 µs. The sequence then continues until DO1 and DO0 has been sent and the cycle repeats. This ensures that maximum data transfer times can be calculated.

5.7.4.2.3 Exception handling

5.7.4.2.3.1 Power-up

The user data in the master are marked as invalid until a complete and error-free data transfer has been performed.

5.7.4.2.3.2 Interruption of data traffic

When a master with integrated support of combined transaction type 3 detects that a slave of a corresponding profile is not in the LAS anymore, it marks the corresponding input values of all channels of this slave as invalid and sets them to default values if applicable.

If the master detects a wrong sequence or no change of the input multiplex bits, it shall stop reflecting the inverted DI2 bit and transmit "011_{Bin}" at ASI-level. All input bits and the valid bit shall be set to 0.

5.7.5 Combined transaction type 4

The combined transaction type 4 mechanism is handled according to the specification given below. It uses the standard AS-i data transfer mechanisms to build a single or dual channel

16 bit data transfer channel from the slave to the master in extended address mode with the profiles given in Table 8.

NOTE Combined transaction type 4 is intended for use in single or dual channel 16 bit sensors; replacement for 4 mA to 20 mA interfaces.

5.7.5.1 Definition of data and parameter bits

The definition of the I/O data bits (Single transaction “Data_Exchange”) for the data transfer is given in Figure 45:




Figure 45 – Definition of the I/O data bits in combined transaction type 4

The 16 input bits are transferred cyclically in 4 groups of 4 data bits each. Each group is addressed with the Nibble Select Bits D01 and D00 by the master. If the Nibble Select Bits are 00_{Bin} then the input bits DI12 to DI15 are transferred to the master. If the Multiplex Bits are 01_{Bin} then the input bits DI8 to DI11 are transferred to the master. If the Nibble Select Bits are 10_{Bin} then the input bits DI4 to DI7 are transferred to the master. If the Multiplex Bits are 11_{Bin} then the input bits DI0 to DI3 are transferred to the master.

If only 12 bits are to be transferred the Multiplex Bit combination 11_{Bin} may be omitted by the master in order to speed up the net data transfer. If only 8 bits are to be transferred the Multiplex Bit combinations 11_{Bin} and 10_{Bin} may be omitted.

The AS-i parameter bits (Single transaction „Write_Parameter“) are not used for combined transaction type 4. They may be defined in the respective slave profiles.

The cyclic input data of an A-Slave is copied into channel 0 and 1 of the AIDI of the corresponding slave address. The cyclic input data of a B-Slave is copied into channel 2 and 3. In case of single byte data, the high byte of the AIDI is used.

5.7.5.2 Data transfer

The request with the Nibble select bits set to 00_{Bin} also serves as "latch" command. After having received this command the data bits of the whole sequence shall not be updated by the data source until completion of the whole sequence. This ensures data consistency.

5.7.5.3 Slave response times

When the master transmits a new select information the slave shall respond with the requested information in the same telegram. This ensures that maximum data transfer times can be calculated.

5.7.5.4 Exception handling

5.7.5.4.1 Power-up

The user data in the master are marked as invalid until a complete and error-free data transfer has been performed.

5.7.5.4.2 Interruption of data traffic

When a master with integrated support of combined transaction type 4 detects that a slave of a corresponding profile does not provide consistent data or is not in the LAS anymore, it marks the corresponding input values of all channels of this slave as invalid and sets them to default values if applicable.

A slave that supports combined transaction type 4 shall implement a watchdog function to monitor interruptions of data traffic after the activation of the slave. In case of interruption of data transfer detected by the watchdog the following action shall be taken:

- the slave resets its state machine, that means it does not respond any more to data telegrams until it receives a new parameter telegram from the AS-i master.

5.7.6 Combined transaction type 5

The combined transaction type 5 mechanism is handled according to the specification given below. It uses the standard AS-i data transfer mechanisms to build a fast 8, 12 or 16 bit full duplex data transfer channel from the master to the slave using 2, 3 or 4 standard addresses with the profiles given in Table 8.

NOTE 1 Combined transaction type 5 is intended for use in high speed 16 bit sensors, actuators and field devices; replacement for 4 mA to 20 mA interfaces for control loops.

A slave supporting combined transaction type 5 may be seen as one "physical slave". This slave occupies the lowest address of a group of 2, 3 or 4 consecutive addresses. The next 1, 2 or 3 addresses in ascending order shall not be used by any other "physical slave" as they are also occupied by the physical slave supporting this transaction type.

NOTE 2 Changing the address of a slave of this type may not function the same way as with other slaves. In particular, the auto-address assignment (see 5.6.5.4) will need special attention of the user as this edition of the standard does not contain auto-addressing procedures for slaves supporting transaction type 5.

5.7.6.1 Definition of number of channels

The number of data channels and the type of data is defined by the extended ID2 code (Single transaction "Read_ID2-Code") stored in the slave (see Annex A for details). The following definitions apply:

Table 13 – Definition of the ID2 code in combined transaction type 5

ID2 _{Hex}	I3	I2	I1	I0	Definition
2	0	0	1	0	Lowest address of an 8 bit transparent slave
3	0	0	1	1	Lowest address of a 12 bit transparent slave
4	0	1	0	0	Lowest address of a 16 bit transparent slave
5	0	1	0	1	Highest address of a group of slaves of combined transaction type 5
6	0	1	1	0	Second address of a 12 bit slave, third address of a 16 bit slave
7	0	1	1	1	Second address of a 16 bit slave
A	1	0	1	0	Lowest address of an 8 bit analogue slave
B	1	0	1	1	Lowest address of a 12 bit analogue slave
C	1	1	0	0	Lowest address of a 16 bit analogue slave

5.7.6.2 Definition of I/O data and parameter bits

There is no specific definition of the I/O data bits (Single transaction "Data_Exchange") and for the parameter bits (Single transaction "Write_Parameter") for the data transfer according to this combined transaction type.

The data bits of the slave with the lowest address are the data bits D0 to D3, the data bits of the slave with the highest address are the data bits D12 to D15. If only 12 bits are to be transmitted according to this combined transaction type the highest address may be omitted. If only 8 bits are to be transmitted the highest two addresses may be omitted.

The AS-i parameter bits (Single transaction „Write_Parameter“) are not used for combined transaction type 5. They may be defined in the respective slave profiles.

5.7.6.3 Data transfer

Master and slave shall keep the data to be transmitted consistent for all addresses that take part in combined transaction type 5 during one AS-i cycle.

Data is transferred from the AODI and to the AIDI of the slave with the lowest address.

The slaves shall only accept output data if the data for all addresses that take part in combined transaction type 5 was received successfully.

The master shall only accept input data and copy it into the analogue input data image (AIDI) if the data from all addresses that take part in combined transaction type 5 were received successfully.

5.7.6.4 Slave response times

When the master transmits an output information the slave shall respond with the respective input information in the same telegram. This ensures that maximum data transfer times can be calculated.

5.7.6.5 Exception handling

5.7.6.5.1 Configuration error

If the slave addresses that take part in combined transaction type 5 are not configured in the way defined above, the master shall treat each slave address as binary slave. Output data is then taken from the ODI, input data is transferred to the IDI. The analogue input data image (AIDI) is set to 0000_{Hex} in case of a transparent slave or to 7FFF_{Hex} in all other cases. Additionally, the master's valid bit is reset for this channel.

5.7.6.5.2 Power-up

The slave shall only start to answer master requests for data exchange until it can provide consistent data. If this is not possible (e.g. for timing reasons) the slave may provide default values.

Slave and master shall only update their received data after they have successfully received a complete data sequence for all addresses that take part in combined transaction type 5.

5.7.6.5.3 Master time-out

If the master does not receive valid data for all addresses that take part in combined transaction type 5, it shall keep the last valid value.

If no new valid value is received for more than 20 ms, the master may set the default value in the AIDI and reset the valid bit. If no new valid value is received for more than 100 ms, the master shall set the default value in the AIDI and reset the valid bit.

5.7.6.5.4 Slave time-out

If the slave does not receive

- valid data for all addresses taking part in combined transaction type 5 within one cycle, or
- valid data with less than 380 µs time between two consecutive addresses

it shall keep the last valid value.

If no new valid value was received for more than 40 ms, the slave may set a fail safe value to its output. If no new valid value was received for more than 100 ms, the slave shall set a fail safe value to its output. The fail safe value (e.g. minimum output, last value or maximum output) shall be stated in the manufacturer's documentation.

5.7.7 Combined transaction for safety related signal transfer

The combined transaction for safety related signal transfer mechanism is handled according to the specification given below. It uses the standard AS-i data transfer mechanisms to build a single bit or two bit (depending on required safety integrity) safety related information channel between safety slaves with the profiles given in Table 8 and a safety control unit.

Safety related signal transfer and standard data transfer may be handled on the same network. The safety relevant information consists of one or two bits per slave only (e.g. the output of a safety light barrier, the contact of an emergency stop device). A coding unit is placed between the sensor and the transmission system which transforms the net information into a sequence of 8 sets of 4 bits of information ("dynamic coding"). On the receiver side, a safety related control unit interprets the signal. It compares the received codes with internally stored reference codes and from this, the state of the slave and the transmission system can be derived. The safety related control unit may be a part of the master; alternatively it may be a separate device, called "Safety monitor".

NOTE 1 At present, only the safety related signal transfer from a slave to the safety related control unit is realized.

NOTE 2 Reference to IEC 61508 for safety product standards or common reference to safety relevant standards should be taken into account when using safe signal transfer on AS-i.

5.7.7.1 Safety related input slaves

If a safety related input slave has two switching states, these states directly control the 4 bits of information transferred from the slave to the master. If the input of the slave is in "ON"-state (e.g. the light path of a safety light curtain is free, a safety door is closed) this state is signalled by transmitting a sequence of 8 sets of 4 bits of information. Every AS-i cycle transfers the next set of 4 bits of information. If 8 cycles have been transmitted the complete sequence has been sent. In the 9th cycle the first set is transferred again. If the input of the slave is in "OFF"-state the information "0_{Hex}" is sent.

If a safety related input slave has two inputs (e.g. redundant contacts) each of the two contacts act independently of each other on two bits of the 4 bits of information. The Table 14 shows the 4 possible states of the inputs:

Table 14 – Input states of safety related input slaves

Contact 1	Contact 2	Data D0..D3	Meaning
ON	ON	X X X X	Input in "ON"-state
ON	OFF	X X 0 0	Input in "OFF"-state, only one contact is open
OFF	ON	0 0 X X	Input in "OFF"-state, only one contact is open
OFF	OFF	0 0 0 0	Input in "OFF"-state, both contacts open
NOTE "X" means bit value from code sequence.			

The data channel from the safety related input slave to the safety control unit is permanently supervised by the dynamic coding technique. It has to be ensured by design of the slave that the requirements of IEC 61508 are fulfilled.

Only slaves with standard addressing mode shall be used as safety related input slaves.

5.7.7.2 Coding rules

The data bits D0...D3 in the slave answer form a code nibble. 8 code nibbles form a code sequence.

Rules for the assembly of a code sequence:

- S1: A sequence consists of eight 4-bit-values where each code nibble is different from each other.
- S2: The values 0000_{Bin} and 1111_{Bin} do not exist within a sequence
- S3: Exactly one value of 0001_{Bin} , 0010_{Bin} or 0011_{Bin} exists in a sequence.
- S4: Exactly one value of 0100_{Bin} , 1000_{Bin} or 1100_{Bin} exists in a sequence.
- S5: Between two values with only 1 bit set are at least 2 values with two or three bits set.
- S6: The value 0000_{Bin} indicates the OFF-state of the sensor.
- S7: The value 1111_{Bin} is reserved for future extensions.
- S8: The stepping of the sequence is delayed by 200 – 900 μs after a data-request.

Following the rules S1 and S2 results in further requirements.

- SA1: In all 8 code nibbles of the sequence a data bit is never constant 0 or 1.
- SA2: In all 8 code nibbles of the sequence two data bits are never completely equal.

The series of code nibbles is stored permanently in the slave or in an associated external device (e.g. light sender).

NOTE 200 μs to 900 μs after the reception of a data request from the master, the slave should switch from one code nibble to the next. The minimum delay time of 200 μs is intended to allow for a single repetition of a data exchange if the slave answer was not received correctly by the master. The safety related control unit needs 6 AS-i-telegrams (900 μs (5 slaves + management_phase)) at minimum for internal processing. These 900 μs are supervised by the safety related control unit and can otherwise be used inside the safety related slave to handle critical timing conditions.

Within an AS-i network only different code-sequences are allowed.

Following these rules more than 900 000 different code-sequences are available. The correctness of the code sequence shall be supervised by the safety related control unit.

5.8 AS-i error detection

Any master request and slave response on the AS-i line shall be checked by the receivers in the slave or in the master respectively for the following possible transmission errors:

- Start_bit_error The initial pulse following a pause shall be of negative polarity. This pulse is the reference for bit decoding. The first bit detected shall be of the value 0. Violation of this rule shall be detected as start_bit_error.

Alternating_error	Two consecutive pulses shall be of different polarity. A negative pulse shall be followed by a positive pulse and vice versa. Violation of this rule shall be detected as alternating_error.
No_information_error	Within any request or response, pulses (of positive or negative polarity) shall be detected in periods of $(n * 3\mu s)_{-0,5\mu s}^{+1,0\mu s}$ after the initial pulse of a request or response, where $n = 1 \dots 26$ for a master request and $n = 1 \dots 12$ for a slave response. Violation of this rule shall be detected as no_information_error.
Parity_error	The sum of all information bits of the request or response (excluding start and end bits, including parity bit) shall be even. Violation of this rule shall be detected as parity_error.
End_bit_error	The pulse to be detected $n * 6 \mu s$ after the start pulse shall be of positive polarity, where $n = 13$ (78 μs) for a master request and $n = 6$ (36 μs) for a slave response. This stop pulse shall finish the request or response. Violation of this rule shall be detected as a end_bit_error.
Length_error	A length supervision shall be processed. If during the first bit time after the end pulse of a master request (equivalent to the 15 th Bit time) for synchronised slaves (during the first three bit times for not synchronised slaves, equivalent to the Bit times 15 to 17) or during the first bit time after the end pulse of a slave response (equivalent to the 8 th Bit time) a signal different from a pause is detected, a Length_error shall be detected.

If at least one of these errors occurs, the request or response shall be handled as invalid.

The master shall be able to detect and handle the following communication errors:

- Missing slave response
- Error in slave response

For details see 8.5.

Any slave shall be able to detect and handle the following communication errors:

Error in master request

For details see 8.4.

6 Product information

6.1 Instructions for installation, operation and maintenance

Subclause 6.1 of IEC 62026-1 applies.

6.2 Profiles

Subclause 6.2 of IEC 62026-1 applies with the following additions.

All AS-i components shall be marked with, or shall include in the components instructions for operation, identification of the profile(s) supported.

Masters and slaves shall carry the markings specified in the appropriate annex.

Markings shall be indelible and easily readable, and shall not be placed on parts normally removable in service.

6.3 Marking

Subclause 6.3 of IEC 62026-1 applies with the following additions.

6.3.1 Basic rated values

Manufacturers shall state the current ratings.

6.3.2 Connection and wiring identification

Table 15 defines the connection and wiring identification.

Table 15 – Connection and wiring identification

Physical interface	Type	Function	Wire colour	Terminal number
B, C, E	AS-i line	AS-i (+) AS-i (–)	Brown Blue	1 3
A	INPUT port (with connectors according to Annex D of IEC 60947-5-2)	Power supply (+) Input data 1 Power supply (–) Input data 2	a	1 2 ^b 3 4 ^b
A	INPUT port solid state (with terminals)	Power supply (+) (4x) Input data (4x) Power supply (–) (4x)		11...41 12/14...42/44 13...43
A	OUTPUT port solid state (with connectors according to Annex D of IEC 60947-5-2)	Power supply (+) (npn) (4x) Power supply (–) (pnp) (4x) Output, parameter, etc. (4x)		1 3 4
A	OUTPUT port relays	Change-over contact Normally closed contact (NC) Normally open contact (NO)		1 2 4
A	OUTPUT port solid state (with terminals)	Power supply (+) (npn) (4x) Power supply (–) (pnp) (4x) Output data bit (4x)		11...41 13...43 14...44
F	Auxiliary power port	Aux. power (+) Aux. power (–)	Brown Blue	1 3
B+F	AS-i line + auxiliary power port ^c	AS-i (+) AS-i (–) U_{aux} (+) (–) PE ^d	Brown Blue Black White Green/Yel-low	1 3 4 2 5

^a Wire colours for proximity switches shall conform to Table 3 of IEC 60947-5-2.

^b When only one INPUT pin per connector is used, the connector pins 2 and 4 shall be bridged internally.

^c When the same connector or cable is used for both voltages, the auxiliary power supply shall be of the SELV or PELV type.

^d If used.

6.3.3 AS-i standard cable

The AS-i standard cable shall be coloured yellow and the "+" and "-" conductors shall be clearly identified. If colours are used for identification they shall be: brown = + and blue = –.

6.3.4 AS-i power supply

The connections of an AS-i power supply shall be as defined in Table 16 if it is a single phase a.c. power supply. This marking is mandatory.

Table 16 – AS-i power supply marking

Power supply sides	Marking	Specification
Primary	L	Phase
	N	Neutral
	PE	protective earth
Secondary (Interface E)	ASI+	AS-i line positive
	ASI–	AS-i line negative
	GND	Equipment earth and/or shield

6.3.5 AS-i slave

The IP protection rating of the slave shall be stated in the documentation according to Annex C of IEC 60947-1.

6.3.6 AS-i master

The type of isolation between AS-i ports at the master and the controller shall be stated by the manufacturer.

7 Normal service, mounting and transport conditions

7.1 Normal service conditions

Subclause 7.2 of IEC 62026-1 applies with the following additions.

7.1.1 Ambient air temperature

AS-i components shall operate between the ambient temperatures of –5 °C to +40 °C if not otherwise specified, for example in conjunction with a specific actuator or sensor type. The operating characteristics shall be maintained over the permissible range of ambient temperatures.

7.1.2 Altitude

Subclause 6.1.2 of IEC 60947-1 applies.

7.2 Conditions during transport and storage

A special agreement shall be made between the user and the manufacturer if the conditions during transport and storage, for example temperature and humidity conditions, differ from those defined in 7.1 except that unless otherwise specified, the following temperature range applies during transport and storage: between –25 °C and +55 °C and, for short periods not exceeding 24 h, up to +70 °C.

- conductor structure: extra finely stranded according to IEC 60228, class 6. Strands have to be tinned
 - turn of the strands = 20 mm to 40 mm
 - bending radius (in y-direction) minimum $3 \times D = 12$ mm (fixed installation) minimum $6 \times D = 24$ mm (flexible installation)
 - internal friction the conductor insulation shall not be glued with the cable sheath
 - hardness of insulation material cable sheath: max. 90 Shore A; the hardness of the conductor insulation shall not exceed the cable sheath hardness
 - flammability Method FH, cat. FH 2-25
 - rated voltage: 300 V
 - insulation test voltage: 1,5 kV
 - colour of cable sheath: similar to yellow RAL 1012 according to IEC 60304
 - chemical resistance as per manufacturer's technical data
 - marking: the + and – conductors shall be clearly marked.
- If colours are used, they have to indicate:
- brown = +
 - blue = –

8.1.2 AS-i cabinet cable

For easy and quick installation in IP20 environments (e.g. inside switching cabinets) the use of an insulation penetrating connection (IEC 60352-6) is recommended. It depends on the AS-i standard cable shown in Figure 47.

Dimensions in millimetres




Figure 47 – AS-i cabinet cable

The AS-i standard cable for IP20 environments shall meet the following technical requirements:

- conductor cross-section: $2 \times 0,8 \text{ mm}^2$ (AWG 18)
- conductor resistance: = 22,5 Ω /km according to IEC 60227-2
- insulation resistance of cores: = $10^{11} \Omega \cdot \text{cm}$ according to IEC 60227-2
- temperature range: –5 °C to +80 °C
- conductor structure: two stranded tinned copper wires 7x0,4 side by side
- turn of the strands = 20 mm to 40 mm
- hardness of insulation material max. 90 Shore A;
- rated voltage: 300 V

- insulation test voltage: 1,5 kV
- chemical resistance as per manufacturer's technical data
- marking: the + and – conductors shall be clearly marked.

If colours are used, they have to indicate:

brown = +
blue = –

8.1.3 Auxiliary power supply

AS-i slaves may be powered with auxiliary power (see 8.4.4.9). If, for this purpose, a flat cable similar to the AS-i standard cable according to 8.1.1 is used, it shall have the following different requirements:

- operating voltage: ≤ 30 V d.c.
- colour of cable sheath: similar to black RAL 9005 according to IEC 60304.

8.1.4 Contacting the AS-i line

Any contacts between parts of an AS-i line shall meet the following requirements, independent of whether a conventional technology or an insulation piercing or penetrating technology is used:

- contacting cycles min. 5 times (if connections are detachable)
- protection class according to IEC 60529 as per manufacturers technical data
- contact resistance max. 6 m Ω according to IEC 60352-6
- min. allowable current per connection as per manufacturer's technical data
- rated voltage 10 V to 48 V d.c.
- temperature range –25 °C to +70 °C
- shock according to IEC 60068-2-27
- vibration according to IEC 60068-2-6
- strain relief according to IEC 60947-5-2, Annex C

8.1.5 Pinning of M12 and M8 connectors

If M12 (4-pin) or M8 (3-pin) plugs and sockets, according to IEC 60947-5-2, Annex D, are used for the interconnection of the AS-i line or of auxiliary power lines, the following rules shall apply:

NOTE See Slave Profiles in Annex A for the interconnection of peripheral elements to slaves.

If a 12 mm or 8 mm plug is used for the interconnection of the AS-i line only, the plug shall be male for energy input and female for energy output with the following pinning:

- pin 1 = ASI+
- pin 2 not used (not available for 8 mm connector)
- pin 3 = ASI-
- pin 4 not used

If a 12 mm or 8 mm plug is used for the interconnection of the auxiliary power only, the plug shall be male for energy input and female for energy output with the following pinning:

- pin 1 = (+) auxiliary power
- pin 2 not used (not available for 8mm connector)

- pin 3 = (–) auxiliary power
- pin 4 not used

If a 12 mm plug is used for both the interconnection of the AS-i line and the interconnection of the auxiliary energy, the plug shall be male for energy input and female for energy output with the following pinning:

- pin 1 = ASI+
- pin 2 = (–) auxiliary power
- pin 3 = ASI–
- pin 4 = (+) auxiliary power

8.1.6 Profiles and electromechanical interface

Within this standard no further restrictions for the method of interfacing the AS-i line with different components are defined, beside the ones stated in 8.1.4. All sensors, actuators, or other devices and elements, that only meet the mentioned restrictions in contacting the AS-i system, are declared as conform with an electromechanical profile.

8.2 AS-i power supply

The AS-i power supply and decoupling network shall fulfil the requirements given in 5.3.2. Additionally, the constructional and performance requirements given below apply.

8.2.1 Environmental conditions and electromagnetic compatibility

The protection class according to IEC 61140 of the system demands a power supply delivering protective extra low voltage (PELV). All necessary tests concerning the power line side will be declared by the manufacturer in accordance with the designated operation conditions.

The function of the power supply shall not be impaired by the data transmission on the AS-i network.

Table 17 – Environmental conditions (minimum conditions)

Protection class	III (PELV)
EMC-burst	IEC 61000-4-4: normal function (see 9.3)

For normal function of all components in an AS-i-system the voltage measured at the terminals of the power supply shall be between 29,5 V and 31,6 V. Therefore, the voltage produced by the power supply during the burst period shall be kept within this range to reach performance criteria A and B (see also 9.3).

The electrical isolation of the AS-i line from machine ground causes the need to prevent static electricity. It is mandatory to use the ground connection (see Figure 48).

The AS-i power supply shall be installed in such a way that it is not subject to line surges on the output side.

8.2.2 Start-up, overload and indication

The power supply shall be protected against short circuit and overload. A short circuit or overload condition may last for infinite time and shall not damage the power supply. After removing the overload the AS-i power may come back automatically.

Optionally the overload condition may be indicated. If used, either the undervoltage/overcurrent condition shall be indicated by a red LED or the power ready LED (green) shall not light up.

After the start-up time has elapsed an overload condition is detected when either the AS-i voltage level does not reach the low-limit value or the load current exceeds the current limit

$$U_{\text{ASI}} < U_{\text{ASI min}} \quad \text{or} \quad I_{\text{L}} > I_{\text{LIM}}$$

Within 2 s after reaching 5 V the first time the voltage level shall reach the maximum value of the master starting voltage (26,5 V). The time interval between the minimum master starting voltage (22,5 V – 1 V, see 8.5) and the rated AS-i voltage level (29,5 V) shall be less than 1 s. The voltage level has to increase steadily from 5 V up to normal operation voltage (29,5 V to 31,6 V).

NOTE 1 The second demand is important because the master begins to work if the voltage exceeds its starting voltage of $22,5 \text{ V} \pm 1 \text{ V}$.

During start-up the power supply shall supply an increased current to meet the charging process in the system. This additional load will be equal to a capacitance of 15 mF.

NOTE 2 For every connected slave a maximum capacitance of 470 µF is assumed ($31 \times 470 \text{ µF} \approx 15 \text{ mF}$). If extended addressing is used a maximum capacitance of 240 µF for each slave is assumed ($62 \times 240 \text{ µF} \approx 15 \text{ mF}$). Concerning the data exchange all these capacitors are individually choked in the respective slaves.

Beginning from a voltage level of 5 V the power supply shall give the rated output current I_e plus an additional current to load the above-mentioned capacitance of 15 mF to meet the time restrictions.

The rated output current I_e and the current limit shall be stated by the manufacturer.

8.2.3 Ports, voltages and currents

The terminal connectors of ASI+, ASI- and ground shall be able to contact conductor cross-sections of 0,75 mm² to 2,5 mm².

Table 18 – General requirements for an AS-i power supply

Line voltage level	U_N
Voltage lower limit	$U_{N\text{min}}$
Line voltage, tolerances (and frequency)	According to designated operation conditions
Power interrupts	Interrupts of power on the primary side as long as 10ms in the state of permanent low limit voltage $U_{N\text{min}}$ ($= U_N - 15\%$) shall not impair normal function of the supply.
Protection class	3 (protective extra low voltage)
NOTE No influence means that the voltage between ASI+/ASI- never lies outside the range of 29,5 V to 31,6 V.	

8.2.4 Symmetrization and decoupling circuit

The equivalent symmetrization and decoupling network consists of two inductances and two resistors as well as the symmetry capacitors C_s as shown in Figure 48.




Figure 48 – Equivalent schematic of decoupling circuit

The symmetry capacitors C_s shall be located as close as possible to the decoupling circuit. These capacitances ensure the symmetry of ASI+/ASI- to ground. Equal values of at least 100 nF are recommended.

NOTE 1 It is recommended to also provide resistors R_g (recommended value 1 MΩ) and varistors V_g to ground in order to prevent static voltage build-up.

Even though it is possible to design the circuit as shown in Figure 48, the symmetry requirements can better be met by the use of a transformer. The decoupling circuit using a transformer is shown in Figure 49.




Figure 49 – Decoupling circuit using a transformer

The two inductances shall be designed as bifilar but not flux-compensating windings on a common core.

NOTE 2 AS-i has been designed as a symmetrical system. The better the symmetry, the better the rejection of undesirable emission of AS-i signal components as well as incidence of AS-i relevant noise, even if the system is relatively large and distributed. This is important because the network is unshielded and may act as an antenna.

8.3 AS-i repeater and other components

8.3.1 AS-i repeater

The AS-i repeater shall regenerate (not only amplify) and transfer the AS-i signals bi-directionally.

The maximum signal delay time of a repeater shall be less than or equal to 7 μ s for each direction.

The repeater shall provide galvanic separation between the two parts of the AS-i network. The minimum test voltage shall be stated by the manufacturer.

8.3.2 AS-i earth fault detector

The AS-i earth fault detector's supply voltage range shall be stated by the manufacturer. It is recommended to specify a supply voltage range between 26,5 V and 31,6 V. If the AS-i earth fault detector uses an auxiliary voltage, it shall fulfil the same requirements as an AS-i slave which is powered by an auxiliary voltage.

The current consumption of the AS-i earth fault detector has to be stated in the manufacturer's documentation. The equivalent impedance and the symmetry shall be within the same limits that are given for an AS-i standard slave.

The manufacturer shall declare the impedance range that can be detected by the earth fault detector between ASI+ and Ground and ASI- and Ground. It shall be compatible with the requirements for the detection of an earth fault according to IEC 60204-1.

The manufacturer shall declare the maximum response time between the earth fault event and the switching of the output of the earth fault detector.

8.4 AS-i slave

8.4.1 Overview

The AS-i slave provides all physical and logical means to connect the application (actuator, sensor, or any other devices and elements) to the AS-i line and to receive and send the messages on the AS-i line as described in Clause 5.

Subclause 8.4 describes the elements of a slave, its function and the general requirements of a slave.

8.4.2 Elements of a slave

8.4.2.1 Slave port

The slave shall have at least two physical ports ASI+ and ASI-, i.e. to interface 2, to connect the slave to the AS-i line.

Other ports form the interface 1 to the electronic device that communicates with the controller may be physically realized within an electronic circuit and thus be accessible by simple physical means ('physical ports'). But these ports may also be hidden, for example within a joint integrated circuit for the AS-i slave and the connected device. In this case, the ports are called 'logical' and the interface 1 shall not be accessible by physical means. Both, physical and logical ports may be mandatory or optional according to Table 19.

Table 19 – Physical and logical ports of an AS-i slave

	Physical ports	Logical ports
ASI±	m	-
D0 – D3	o	m
P0 – P3	o	m
Data strobe	o	o
Parameter strobe	o	o
RESET	o	-
Power supply	o	-
Others	o	o

If they exist, the ports have the following functions:

- ASI+/ASI- These ports form the electrical connection to the AS-i network to interface 2. They are mandatory. For details of signals and electromechanics see Clause 5.
- D0 ... D3 These ports shall be configured as data input or output or bidirectional ports as described in 8.4.2.2.
- Data: If data input/output ports are implemented, the four Information bits I0 ... I3 data of a message (as described in 5.6.5.) correspond to the levels of the data input/output ports. An input signal with a HIGH level at the port Dx shall lead to a "1" of the corresponding data bit Ix in the information element of the slave response, a LOW level to a "0". A "1" in a data bit I0 to I3 in the information element of a master request shall lead to a HIGH level at the corresponding output port, a "0" to a LOW level.

NOTE 1 Output ports shall have a HIGH level as default values (e.g. after power on or after a reset). Output levels are inverted in AS-i master.

Bidirectional ports: If data input/output ports are implemented and if they can be used for bidirectional transmission of data, first output data and then input data shall be transmitted. The typical timing of the signals is shown in Figure 50.

Typical times in μs




**Figure 50 – Typical timing diagram for bidirectional input/outputs
(D1, .. D3 = voltage level at respective data port)**

P0 ... P3: If parameter output ports P0 ... P3 are implemented, the parameter output data of the master request (as described in 5.6.5.2) correspond to the level of the parameter output ports. A "1" in a parameter bit I_x in the information element of the master request "Write_parameter" shall lead to a HIGH level at the corresponding parameter output port P_x , a "0" to LOW level. A HIGH level at a port P_x shall be reflected by a "1" of the corresponding data bit I_x in the information element of the slave response, a LOW level by a "0".

NOTE 2 Parameter ports should have a HIGH level as default values after power on or after a reset.

RESET port to perform a reset of the slave externally

Data strobe: data valid signalling

Parameter strobe: parameter valid signalling

Power supply: supplying the connected application device with energy from the AS-i line

8.4.2.2 I/O configuration, ID codes and slave profiles

Each slave shall have mandatorily an I/O configuration, an identification code (ID code) and optionally two extended identification codes (ID1 and ID2 codes) for further distinction of slaves with the same I/O configuration. Either both, ID1 and ID2, shall be implemented or none of them. Each of the three identification codes (ID, ID1 and ID2) shall have 4 bits (16 different possibilities). If implemented they shall be readable by the master. The values of ID and ID2 for a particular slave depend on the implementation. Therefore, they are stored in the slave by the manufacturer and shall not be changeable by any means.

The value of ID1 may be set by the user of the system with the command Write_Extended_ID-Code_1. It shall also be stored non-volatile.

In extended address mode ($ID\_Code = A_{Hex}$) it is allowed for the manufacturer to block the write access by the user to the Extended_ID-Code_1.

The combination of the I/O configuration and the identification codes ID and ID2 of a particular slave characterises its "slave profile" (Annex A). Any slave that does not represent a specific slave profile exactly, shall have the ID-code E_{Hex} or F_{Hex} (free profiles, see Annex A).

Upon delivery of the product the manufacturer shall set the extended identification code to $ID1 = F_{Hex}$ (standard addressing mode) or to $ID1 = 7_{Hex}$ (extended addressing mode), respectively. In case of a blocked ID1 the manufacturer shall set the ID1 to the value which is defined in the Slave Profiles (Annex A).

The manufacturer shall state the actual slave's profile in the product documentation in the form S - [I/O-code].[ID-code].[ID2-code].

NOTE 1 The definition of slave profiles has the goal to increase the interchangeability of actuators and sensors on the one hand, and - with free profiles - to ensure a high degree of flexibility of the system on the other hand.

NOTE 2 The profiles S - 0.A ... S - E.A are used for the extended address mode.

NOTE 3 The profile of slaves which have not implemented the optional extended ID codes ID1/2 may be designated in the form S - [I/O-code].[ID-code] instead of S - [I/O-code].[ID-code].F

NOTE 4 The blocking of the ID-Code_1 in extended address mode allows more specific products to be identified by the mechanism of reading the I/O Configuration and the ID-Codes.

8.4.2.3 Non-volatile memory

A non-volatile memory of the slave shall contain the I/O configuration and the ID codes.

A non-volatile memory shall also contain the slave address. It may be realized as an electronic memory, by switches, or by fixed assignments.

The address shall be readable and loadable into the address register of the slave. Changing of the address shall be possible at least 10 times.

In case of manual or fixed assignment of the slave address, the zero address shall not be selectable.

The address shall be stored in a way that any other address beside the address intended to be stored can never occur as proper address of the slave. For interrupted address assignment either the old or zero-address will be allowed.

8.4.2.4 Registers and flags

The slave shall have the following internal registers and flags. These are volatile memories, their contents will be lost in case of a power failure.

- address register (5 bits): contains the address of the slave
- I/O_Code register (4 bits): contains the information which data port is configured as output, input, bi-directional I/O, or as tristate
- ID_Code register (4 bits): contains the ID code of the slave
- extended ID_Code register (8 bits): contains the optional extended ID code of the slave

NOTE 1 The extended ID-Code is optional. As another option the first nibble may be modified by the master using the "Write_Extended_ID_Code_1" request in case the write access is not blocked by the manufacturer. The extended ID-Code is handled in the same manner as the 4 bit standard ID-Code.

Data_Output register (4 bits): contains the latest output information transmitted via a "Data_exchange" request. After power on or a reset the default values 1 shall be put into the output register.

Data_Input register (4 bits): Optional, only necessary for Synchronous Data I/O Mode. Contains the input information at sample point in Synchronous Data I/O Mode.

Parameter_Output register (4 bits): contains the latest output information transmitted via a "Write_parameter" request. After power on or a reset the default values 1 shall be put into the parameter output register.

Receive register: contains the latest received master request (start and end bit omitted)

Transmit register: contains slave response prior to transmission

Status register (4 bits): contains four bits for slave status. These four bits are independent of each other and shall have the following semantics:

address/extended ID-code 1 stored in a volatile memory:

S0:	0	address/ID1-code permanent
	1	address/ID1-code volatile

NOTE 2 The address and the extended ID_code 1 can be changed independently thus the bit S0 has to be processed after each storing procedure.

periphery fault condition:

S1:	0	no periphery fault detected
	1	periphery fault detected

undefined:

S2:	0	undefined
	1	undefined

error reading non-volatile memory:

S3:	0	no error reading non-volatile memory
	1	error reading non-volatile memory

The implementation of S1 as peripheral fault condition is mandatory (inside the AS-i ASIC) if the option to implement the extended ID1/ID2 codes has been chosen. Otherwise, it is optional.

NOTE 3 The information given in the Status Register may be used for diagnostic purposes or for the master to determine what action may be taken to recover from a fault condition.

Sync_flag: the flag shall indicate the slave's synchronization to master requests.

Data_Exchange_Disable_flag: is set by RESET and reset by the first received "Write_Parameter" request. The flag shall indicate the inability to exchange data.

8.4.2.5 Watchdog

A watchdog function may be realised optionally either internally in the slave circuitry between the ASI± ports and the other ports or externally in the connected device ("behind" interface 1).

The watchdog, if activated, forces outputs of the slave to their default values.

The watchdog shall be retriggered (i.e. kept in its inactive state) by a successfully received Data_Exchange request and (optionally) by a successfully received Write_Parameter request.

The minimum watchdog time shall be equal or more than 40 ms and the maximum watchdog time shall be less than or equal to 100 s.

NOTE It is recommended that the watchdog should perform a reset of the slave if activated.

8.4.3 Functions of a slave

8.4.3.1 State diagram of a slave

A slave shall perform the following main functions (see Figure 51):




Figure 51 – Main state diagram of an AS-i slave

After power-on or after resetting the slave via the "RESET"-port or after receiving a "Reset_AS-i_Slave" request the slave shall be set to the state "INIT".

In the state "INIT" the following functions shall be performed:

- load Data_Output and Parameter_Output registers with default values F_{Hex} ;
- move the contents of Data-Output and Parameter-Output registers to the corresponding ports;
- reset the Status register to 0_{Hex} ;
- load address, I/O configuration and ID codes from the non-volatile memory into the appropriate registers;
- set Data_Exchange_Disable flag to TRUE (for reset see 8.4.3.3);
- change to state "ASYNC".

In the state "ASYNC" the following functions shall be performed:

- reset Sync flag;
- poll the incoming data stream and detect a pause;
- if a pause is detected, change state to "RECEIVING" (see 5.5.3).

In the state "RECEIVING" the following functions shall be performed:

- wait for start bit and load master request into receive register;
- perform all error check routines (see 8.4.3.4);
- check master pause (if coming from ASYNC);
- if any error is detected, change state to "ASYNC" else to "DECODING".

In the state "DECODING" the following functions shall be performed:

- compare received address with address register; if not equal, change state to "WAIT";
- analyse information; if request unknown, change state to "SYNC";
- if data_exchange_disable flag is set and master requests "Data_Exchange", change state to "SYNC";
- perform the requested task (see 8.4.3.3) and load appropriate response into transmit register;
- change state to "TRANSMIT".

In the state "WAIT" the slave shall perform the following functions:

- wait for detectable signal (from another slave response);
- if no signal was detected, wait for end of response time (this end of response time shall be in a window from 7 to 9 bit times);
- if signal was detected, wait for end of slave response;
- change state to "SYNC".

NOTE 1 A slave has to accept a late response of another slave and should not mix it up with a master request, but at the same time it has to expect a new master request before the start of a request. With the restrictions of the end of response time mentioned above, every slave stays synchronized if not more than one repeater in a row is installed in the system. If there are two repeaters in a row, a slave response which comes from behind the second repeater is later than 54 μs and the following slave, if it is before the first repeater, is not synchronous but the master request will be received correctly.

In the state "TRANSMIT" the slave shall perform the following functions:

- wait for end of master pause (master pause is minimum of 2 bit times, if Sync flag is set; it is a maximum of 5 bit times, if Sync flag is reset);
- send slave response;

- if "Reset_Slave" request was received, change state to "INIT", else to "SYNC".

NOTE 2 It is recommended to implement a master pause of 2 to 3 bit times, if Sync flag is set, even in slaves, which are not realized with a slave-ASIC but with a μ P, for example in order to avoid trouble in a topology with two repeaters in a row and a cable with a long propagation delay time concerning the slave response time-out.

In the state "SYNC" the slave shall perform the following functions:

- set Sync flag;
- poll the incoming data stream and detect a pause;
- if pause detected, change state to "RECEIVING".

8.4.3.2 Synchronous data I/O mode

As defined in this AS-i standard, a master successively polls the network slaves raising the slave addresses from the lowest to the highest. Hence, data input and output operations normally take place at different times on different slaves. To support applications that require simultaneous Data I/O operations on a certain number of slaves in the network, a Synchronous Data I/O Mode is provided. Synchronous Data I/O Mode is optional.

The idea is to exchange data in the normal cycle, but have an additional trigger event which moves the data from Output_Data register to the output and sample data from the inputs. The change from the Data_Exchange call from highest to lowest address defines this trigger event.

Once activated, input data sampling as well as output data driving events are moved to different times synchronized to the polling cycle of the AS-i network. Nevertheless, the communication principles between master and slave remain unchanged compared to regular operation.

The following rules apply:

- Data I/O is triggered by the Data_Exchange call to the slave with the lowest slave address in the network. Based on the fact that a master is calling slaves successively with rising slave addresses, the AS-i slave considers the trigger condition true, if the slave address of a received Data_Exchange call is less than the slave address of the previous (correctly received) Data_Exchange call.
- Data I/O is only triggered, if the slave has (correctly) received data during the last cycle. If the slave did not receive data (i.e. due to a communication error) the Data Outputs are not changed (arm+fire principle). The inputs however, are always sampled at the trigger event.
- If the slave with the lowest address in the network is operated in the Synchronous Data I/O Mode, it postpones the output event for the received data for a full AS-i cycle. This is to keep all output data of a particular cycle image together.

NOTE To make this feature useful, the master should generate a data output cycle image once before the start of every AS-i cycle. The image is derived from the input data of the previous cycle(s) and other control events. Once an AS-i cycle has started, the image should not change anymore. If A- and B-Slaves are installed in parallel at one address, the master should address all A-Slaves in one cycle and all B-Slaves in the other cycle.

- The input data, sampled at the slave with the lowest slave address in the network, is sent back to the master without any delay. Thus, the input data cycle image is fully captured at the end of an AS-i cycle, just as in networks without any Synchronous Data I/O Mode slaves. In other words, the input data sampling point has simply moved to the beginning of the AS-i cycle for all Synchronous Data I/O Mode slaves.
- The first Data_Exchange call that is received by a particular slave after the activation of the Data Port (Data_Exchange_Disable flag was cleared by a Write_Parameter call) is processed like in regular operation. This is to capture valid input data for the first slave response and to activate the outputs as fast as possible.

- The Data I/O operation is repeated together with the I/O cycle of the other Synchronous Data I/O Mode slaves in the network at the common trigger event. By that, the particular slave has fully reached the Synchronous Data I/O Mode.
- To avoid a general suppression of Data I/O in the special case that only one slave is visible to the master (i.e. use of a handheld programming device), the Synchronous Data I/O Mode is temporarily turned off, once the slave receives three consecutive Data_Exchange calls to its own slave address. The slave resumes to Synchronous Data I/O Mode operation if a Data_Exchange call to a different slave address is detected.

8.4.3.3 Tasks of the slave

Within the state "DECODING", the slave shall perform the following tasks depending on the particular master request (see Tables 4 and 5):

8.4.3.3.1 Function of the Data_Exchange

In performing the Data_Exchange request in non-synchronous mode the slave (with address $\neq 0$) moves the received output bit pattern I0 ... I3 to the corresponding data output ports and shall signal the validity of these data bits at the data strobe output (if realized) by a pulse of 1 T_{bit} duration.

NOTE In case a slave IC is used which has multiplexed input/output ports, the data ports of the slave function as inputs or outputs, or as bi-directional inputs/outputs when the I/O configuration is established. Therefore, the programmed I/O configuration and the four data bits transferred in the master request determine the bit pattern which is moved to the output ports.

After the received data have been moved to the data output ports, the slave shall load the bit pattern of the input ports into the transmit register.

In performing the Data_Exchange request in synchronous mode, the slave (with address $\neq 0$) moves the received output bit pattern I0 ... I3 to the corresponding Data_Output register.

After the received data have been moved to the Data_Output register, the slave shall load the Data_Input register into the transmit register.

8.4.3.3.2 Function of the Write_Parameter

In performing the Write_parameter request, the slave (with address $\neq 0$) shall move the received bit pattern I0 ... I3 to the corresponding parameter output ports and shall signal the validity of these parameters at the parameter strobe port (if implemented) by a pulse of 1 T_{bit} duration.

After the received parameters have been moved to the parameter ports, the slave shall load the bit pattern of the parameter ports into the transmit register and shall set the Data_Exchange_Disable flag to FALSE.

NOTE 1 It is permitted to use the Parameter ports the same way as defined for the Data port. In particular, parameter input and output are independent.

NOTE 2 The first parameter call after POWER-ON or RESET activates the slave. Until then, all outputs of the slave should be in the default state. By disabling the data exchange prior to a first successful Write_parameter request after each RESET, it is assured that a slave will always have the expected parametrization, even after an unnoticed RESET due to a short power fail.

8.4.3.3.3 Function of the Address_Assignment

In performing the Address_Assignment request the slave (with address = 0) shall move the received bit pattern I0...I4 to the address register.

With the slave response, the slave signals to the master that the Address_Assignment has been processed without error. In the case of positive Address_Assignment, the slave shall immediately respond with a bit pattern "0110_{Bin}" in the slave response.

The address shall be stored in the non-volatile memory.

If the address is reprogrammable, the procedure of storing data in the non-volatile memory shall take less than 500 ms. During this procedure, the Status Register Bit S0 is set to High.

NOTE The master may perform the "Read_Status_request" to determine whether the slave has finished the storage process.

If the AS-i master did not receive a valid slave response, it shall determine, whether the Address_Assignment process was successful or not by using appropriate master requests.

After a valid Address_Assignment, a slave shall respond with the new address.

8.4.3.3.4 Function of the Write_Extended_ID-Code_1

The optional extended ID-Code (ID1) is variable and may be set by the master. In performing the Write_Extended_ID-Code_1 request, the slave (with address =0) shall move the received bit pattern I0 ... I3 to the corresponding internal ID-Code register and start the storage process to the non-volatile memory.

The procedure of storing data in the non-volatile memory shall take less than 500 ms. During this procedure the Status Register Bit S0 is set to High.

After the received bit pattern has been loaded to the corresponding register, the slave shall immediately respond with a bit pattern "0000_{Bin}" in the slave response.

If the write access to the Extended_ID_Code_1 is blocked by the manufacturer, the slave shall show the following reactions when receiving a Write_Extended_ID_Code_1 request:

- the slave shall respond to a "write ID1" request with the bit pattern "0000_{Bin}" if the information of the ID1 in the slave is identical to the information of the "write ID1" request;
- the slave shall not respond to a "write ID1" request if the information of the ID1 in the slave is different from the information of the "write ID1" request.

8.4.3.3.5 Function of the Reset_Slave

This command initiates the routine that is also performed during power-up or when the external Reset_input is activated.

This routine performs the following functions:

- load Data_Output and Parameter_Output registers with default values F_{Hex};
- reset the Status register to 0_{Hex};
- load address, I/O_Configuration and ID_Code from the non-volatile memory into the appropriate registers;
- set Data_Exchange_Disable flag to TRUE;
- bitpattern "0110_{Bin}" shall be given in the slave response.

Thus it is possible with this command to reassign the previous operating address after having issued a "Delete_address" requests (e.g. for test purposes).

The Reset_Slave processing shall take less than 3 ms. During this time the slave may not respond to any other requests issued by the master.

8.4.3.3.6 Function of the Delete_Address

The deletion of the operation address shall be done by overwriting the operation address stored in the internal address register of the slave with the zero address. The zero address shall not be stored in the non-volatile memory. The deletion of the operating address is, therefore, temporary only until the next "Address_Assignment" request or "Reset_Slave" request is received or the slave_reset-input is activated or a power failure occurs.

In the case of positive Delete_Address, the slave shall immediately respond with a bit pattern "0000_{Bin}" in the slave response.

After a valid Address_Assignment, a slave shall respond with the new address.

NOTE If the slave is in the process of storing its address into the non-volatile memory (processing the "Address_Assignment" request), a "Delete_Address" request should not be issued by the master. The result of the storage process would be undefined.

8.4.3.3.7 Function of the Read_I/O_Configuration

The actual I/O code of the slave shall immediately be read from the slave and transferred to the master in the slave response.

There are four types of configuration of the 4-bit input/output ports (see Table 7):

- no configuration;
- input;
- output;
- bi-directional I/O only.

In the Read_I/O_Configuration response, the slave shall respond the actual I/O configuration of the input/output ports. The I/O configuration is related to the data inputs and outputs of the slave ports only.

8.4.3.3.8 Function of the Read_Identification_Code

The identification code of the slave shall immediately be read from the slave and transferred to the master in the slave response.

8.4.3.3.9 Function of the Read_Extended_ID-Code_1/2

The optional extended identification code of the slave shall immediately be read from the slave and transferred to the master in the slave response.

8.4.3.3.10 Function of the Read_Status

The current status of the slave shall immediately be read from the slave and transferred to the master in the slave response. The actual values S1 to S3 of the status shall remain unchanged.

The state change of S0 (H->L) shall be valid not later than 2 ms after a Read_status request. The updated status of S0 can be read with a further Read_status request.

NOTE The Read_Status_Request may be used by the slave circuitry to update the status flags. The new status can be read by a new Read_Status_Request which follows at least 2ms after the first Read_Status_Request.

8.4.3.3.11 Function of R1

Reserved.

8.4.3.3.12 Function of the broadcast (Reset)

This command initiates the same routine that is also performed during power-up or when the external Reset_input is activated or the "Reset_Slave" request is issued (see 5.6.5.5). However, there shall be no slave response to this command request.

8.4.3.3.13 Function of a slave with profiles S-0.A to S-F.A

Slaves with the I/O-Configuration set to "0, 1, ... F" and the ID-Code set to "A_{Hex}" are in the "extended address mode" and shall always interpret the information bit I3 according to Table 5 as additional Select bit "Sel" in the following requests:

- Data_Exchange
- Write_Parameter
- Delete_Address
- Reset_Slave
- Read_I/O_Configuration
- Read_ID-Code
- Read_Status
- Read_Extended_ID-Code_1/2

Only the Address_Assignment request, the Write_Extended_ID-Code_1 request and the Broadcast (Reset) are interpreted as usual. Slaves using these profiles can receive a maximum of 3 bits of output data and parameter information only (instead of 4 bits).

The bit I3 of the extended ID1-Code is interpreted as additional select bit "Sel", when these slave profiles are selected. It may be modified by the master via the "Write_Extended_ID-Code_1" request (see 5.6.5.4).

Slaves with one of these profiles can be connected in pairs of two to the AS-i-network. Thus a maximum of 62 slaves with these profiles may operate in one network. To ensure compatibility with masters not supporting the extended address mode, a slave with the additional select bit "Sel" set to "0" performs like a slave with any other profile. Therefore, the interpretation of the select bit "Sel" in some master requests is inverted (refer to Table 5 for details). A slave with profile S 0.A to S F.A and "Sel" set to "1" will not respond to command requests of a master not supporting this profile.

Therefore, the use of ID code "A_{Hex}" is restricted to slaves which have this option to operate as pairs in a network. Slaves with the non-volatile address "00_{Hex}" and ID-code "A_{Hex}" shall not be programmed as "B-slaves".

The use of these slave profiles is subject to assignment by the standardisation body of the AS-i Association (see Annex A).

NOTE Slaves using this profile have to meet a different impedance specification than standard slaves (see 8.4.4.4).

8.4.3.4 Error handling

8.4.3.4.1 Communication errors

The slave shall be able to detect communication errors while in the "RECEIVING" state (see 5.8).

8.4.3.4.2 Slaves errors

If the slave has one of the following internal failures, the communication between the master and the other slaves shall not be affected. The slave may be disconnected from the AS-i line by, for example a fuse. This process shall not be reversible at least until a Power-On-Reset.

- If due to an internal fault of the slave, the slave shall try to send data for longer than 1 ms, the slave shall be disconnected from the bus line by a self-interrupt capability ("Jabber inhibit"). This process shall be reset by a Power-On-Reset only.
- If the slave receives a master request, which does not pass the error detection circuitry due to a detected error in the transaction, it must not send a slave response.

NOTE 1 This behaviour is mandatory because the error may have occurred in the address section of the master request and the receiving slave may not be the one being addressed. Thus multiple answers to one master request are avoided.

- If, during the RESET-procedure (State "INIT") the slave reads its address from the non-volatile memory and detects a read error, it shall load the zero address into its address register and shall set Bit S3 of the status register to HIGH.

NOTE 2 It may happen to the slave that, during the process of writing its address into the non-volatile memory, a supply voltage breakdown occurs. In this case, the stored address may be invalid. The master may be able to recover from this condition by repeating the "Address_assignment" request.

- If, during the RESET-procedure (State "INIT") the slave reads its I/O configuration and ID Code from the non-volatile memory and detects a read error, it shall load F_{Hex} into both appropriate registers and shall set Bit S3 of the status register to HIGH.
- If the Slave detects a peripheral fault (e.g. overload of the power supply) it may disconnect the power supply. To signal this state bit S1 of the status register shall be set to HIGH. This is an optional feature.

8.4.3.4.3 Network errors

A missing communication may be handled by the slave with the watchdog function (for details see 8.4.2.5). Other network errors are handled by the master (see 8.5.2.2).

NOTE Errors in the connected device may be handled by the device and may be signalled to the controller, for example by communication through the network during the next data exchange. Another possible way to communicate an error condition of the device is to reset the slave. The slave then will not respond to data requests any more, so the master will report a "Config Error".

8.4.4 General technical requirements

8.4.4.1 Voltages

The slave and the AS-i device shall be capable of operating with any d.c. voltage which is applied at the ASI+ and ASI- ports and is between 31,6 V and 26,5 V, or with any lower voltage that is stated by the manufacturer in the product documentation. The slave itself shall communicate with the master between 18,5 V d.c. and 31,6 V d.c.

If the AS-i supply voltage (measured between ASI+ and ASI- of the slave) drops below the limit of 18,5 V d.c. no master request needs to be processed.

No internal reset shall be issued if the voltage drops below 18,5 V d.c. for less than 1 ms, but the connected device may cause a RESET if the voltage drops below a given limit.

If ASI+ and ASI- are inversely connected to the AS-i network (e.g. because of faulty installation), the slave shall not be damaged in any way and the communication between master and other slaves of the network shall not be disturbed.

8.4.4.2 Currents

The maximum of the total current consumption (in the range 0 V to 31,6 V d.c. of the slave) shall be stated by the manufacturer. In normal operating conditions, the current slew rate of the slave is allowed to effect a noise $\leq 20 \text{ mV}_{\text{pp}}$ on the AS-i-line in the frequency range 10 kHz to 500 kHz. Switching actuators from off-state to on-state and vice versa is considered a normal operating condition; connecting or disconnecting a slave during installation ("life insertion") or short-circuits at external ports of the slave are considered irregular operating conditions.

For start-up charging a maximum capacitance of 470 μF is allowed in a slave. If extended addressing is used, the maximum capacitance is limited to 240 μF .

Overload and short-circuit conditions at external ports of the slave shall not disturb communication between the master and other slaves on the network. Under overload or short-circuit conditions at all the terminals of a slave, the total current consumption from the AS-i line shall not exceed the total current consumption stated in the documentation plus 150 mA.

8.4.4.3 Time delay before availability

Within 1 s after 26,5 V d.c. (U_{min} of AS-i power supply minus 3 V voltage drop) is put to the ports ASI+ and ASI– a slave shall become able to communicate with the master.

The value 26,5 V d.c. has also to be reached under a current limit of the maximum total current consumption (as stated in the documentation) plus 12,5 mA (6,5 mA for extended address mode slaves) within a time of 1 s.

8.4.4.4 Impedance

The input impedance of a slave, measured between the ASI+ and the ASI– connections under normal operating conditions with the slave installed on a grounded metal plate, shall be in accordance with the limits of the equivalent circuit of the slave. Limits are given in Table 20. During test all parts shall be grounded. The equivalent circuit is shown in Figure 52.

To determine the values of R , L and C of the equivalent circuit, the values of $|Z|$ shall be measured at several frequencies in the range of 50 kHz to 300 kHz. The R-L-C model then is fitted to the measured values of $|Z|$ using an algorithm that determines the best fit, i.e. the minimum of the sum of the squared relative errors.

For further details see "Test Requirements Slave".

The impedance to ground, measured between either ASI+ or ASI– to ground while all metal parts of the slave (except electrical ports) shall be grounded, shall not be below 1 M Ω at d.c..




Figure 52 – Equivalent circuit of a slave for frequencies in the range of 50 kHz to 300 kHz

Table 20 – Limits for R , L and C of the equivalent circuit of a slave

	R (k Ω)	L (mH)	C (pF)
Valid values (standard slave)	> 8 k Ω	> 9 mH	< 100 pF
Valid values (standard slave)	> 8 k Ω	6 ... 9 mH	< 70 pF + ($L - 6$ mH) * 10 pF/mH
Valid values (slave with profile S - X.A)	> 13,5 k Ω	> 13,5 mH	< 50pF
Valid values (slave with profile S - X.A)	> 13,5 k Ω	12 ... 13,5 mH	< 35 pF + ($L - 12$ mH) * 10 pF/mH

$$|Z| = \frac{1}{\sqrt{\left(\frac{1}{R}\right)^2 + \left(2\pi f C - \frac{1}{2\pi f L}\right)^2}}$$

The calculated values of R , L and C shall be in accordance with the values given in Table 20.

8.4.4.5 Symmetry

For high noise immunity it is recommended to minimize the difference of both impedances (ASI+ to ground and ASI– to ground) within the frequency range in which noise is expected.

In the frequency range of 50 kHz to 300 kHz the quotient $|Z_1|/|Z_2|$ of these impedances (Z_1 , Z_2) shall meet:

$$- \quad 0,90 \leq |Z_1|/|Z_2| \leq 1,10$$


or

$$- \quad |Z_1|/|Z_2| < 0,90 \quad \text{or} \quad 1,10 < |Z_1|/|Z_2| \quad \text{and compensation with } C_3 < 30 \text{ pF for slaves in standard address mode}$$

or

$$- \quad |Z_1|/|Z_2| < 0,90 \quad \text{or} \quad 1,10 < |Z_1|/|Z_2| \quad \text{and compensation with } C_3 < 15 \text{ pF for slaves in extended address mode}$$

The measuring point M can be the auxiliary power for the sensor if the slave has external ports.

**Figure 53 – A slave with C_3 to compensate for $Z_1 = Z_2$**

If there is no external port this measuring point M may be:

- the metal case of the slave with integrated AS-i-IC, or
- the metal on which the slave with integrated AS-i-IC is mounted (see 9.5.5)

If the slave can be connected to external components (e.g. standard inductive proximity switches connected to a module) and if these may influence the impedance to ground, limits shall be stated in the documentation of the slave. If no limits are stated, the connection of an impedance of 100 nF in parallel to 10 M Ω to any of the external ports of the slave module

(except ASI+, ASI-) and ground shall be allowable. This shall not influence the measured impedance to ground, as stated above, in a way that the given limits are not met.

8.4.4.6 Electrical and mechanical protection

The protection class according to IEC 61140 of the slave shall allow its connection to systems with protective extra low voltage (PELV).

The IP rating of the slave according to IEC 60529 shall be stated by the manufacturer.

8.4.4.7 Status indication

Status indications on a slave are optional. If any status indication (e.g. a LED) is used, it shall be used in the following manner:

- a yellow indicator shall indicate a "switching status"; this indicator shall be active when the corresponding Data_Exchange bit or Parameter Bit is set to Low (if the port is an output port). If the port is an input port, the indicator shall be active, when the corresponding Data_Exchange Bit is set to HIGH;
- a green indicator shall indicate a "power on". It shall be marked "POWER" or "PWR" if it indicates the voltage on the AS-i line. It shall be marked "AUX" if it indicates the auxiliary voltage;
- a red indicator shall indicate a "fault"; this indicator shall be active when the slave detects a periphery fault or a no data exchange fault condition. It shall be marked "FAULT";
- the FAULT indicator shall be in a steady state in order to display a "No data exchange fault" and shall flash with a rate of approximately 1 Hz to 3 Hz to display a "periphery fault";

NOTE 1 A "No data exchange fault" condition may result if the master is in STOP mode, the slave has zero address, the slave has an address which is not in the LPS, the slave has a wrong I/O/ID-configuration or the slave has detected an internal hardware fault. The "No data exchange fault" will lead to a "Config Error" indication in the master.

NOTE 2 A "periphery fault" condition may result if an overload, short circuit or open loop at an output, an earth fault, not interpretable data (e.g. in case of analogue data transfer) or any other periphery fault is detected by the slave. The "periphery fault" indication will correspond to the optional S1 bit of the Status register (see 8.4.2.4) and lead to a "Periphery Fault" indication in the master.

- if more than one fault occurs at the same time, only the fault with highest priority will be displayed. Highest priority has "periphery fault";
- if there is limited space on the slave, an alternative indication with a two-colour-LED which is marked "POWER/FAULT" or "PWR/FAULT" and the following signals is allowed:
 - power on: green, steady state
 - no data exchange: red, steady state
 - periphery fault: red/green, alternating flashing

Symptom	Flags on Master		Indication on Slave: (Standard)		Indication on Slave: (Enhanced)		possible cause:
	Config Error	Periph. Fault	normal	Dual LED	normal	Dual LED	
Normal operation	reset	reset	 		 		everything OK
No data exchange	set	reset	 		 		Master in STOP mode Slave not in LPS Slave with wrong IO/ID Reset on Slave active
No data exchange (Address = 0)	set	reset			 	 alternating	
Periphery Fault	reset	set	 	 alternating	  alternating	 alternating	to be defined by manufacturer
Serious Periphery Fault with Reset	set	undefined			 		

CS0042

Figure 54 – Status indication on slaves

- for an enhanced status indication it is optionally allowed to use the "power on" indicator in flashing mode to display additional information on the kind of fault. In this case, the LED shall be marked "AS-i". Details shall be described in the manufacturer's documentation;

In the case of the enhanced status indication, the following signals are defined:

- power on: green, steady state
- no data exchange: green and red, steady state
- address = 0: red, steady state; green, flashing
- periphery fault: red/green, alternating flashing
- serious periphery fault with reset: red, flashing; green steady state

If a two-colour-LED is used, the marking is "AS-i/FAULT" and the following is defined:

- power on: green, steady state
- no data exchange: red, steady state
- address = 0: red/yellow, alternating flashing (see Note)
- periphery fault: red/green, alternating flashing
- serious periphery fault with reset: red, flashing

NOTE 3 A two-colour-LED (red/green) lights up in a shade of yellow if both LEDs are activated simultaneously. This is what is meant in this case.

- other functions must be indicated with other indicators, which may have any colour or any colour in flashing mode. These indicators must be marked in a way that they cannot be confused with the indicators defined above.

8.4.4.8 Receiver and transmitter requirements

The slave shall be able to receive and decode a message as described in 5.2.

The slave shall be able to transmit its information by a current signal, superimposed on the d.c. voltage of the AS-i network as specified in 5.2.

8.4.4.9 Slaves with auxiliary power supply

AS-i slaves may be powered with auxiliary power. In this case, the following additional conditions shall be met:

The AS-i line shall be protective isolated from any non-PELV voltage outside in accordance with IEC 60364-4-41. This may be achieved by one of the following measures:

The auxiliary voltage itself is a PELV.

The isolation within the slave is equivalent to the protection provided by PELV. In this case, the auxiliary voltage may be a non-PELV voltage.

The rating of and the safety requirements for the auxiliary power supply shall be stated by the manufacturer.

If an AS-i standard cable according to 8.1.1 is used for the interconnection of the auxiliary power supply in the slave, its outer sheath shall be of any colour except yellow. The connecting points for the AS-i line and the auxiliary power supply shall be clearly marked at the device. A colour indication is sufficient. If the marking is made by using letters, the identification shall be made by "POWER" or "PWR" (for the AS-i line) and "AUX" (for auxiliary power).

NOTE Reasons for an auxiliary power supply may include:

- a) power consumption if the slave cannot meet the specification in 8.4.4.2,
- b) exceeding limits of AS-i power supply,
- c) slew rate of current exceeding specified limits, or
- d) emergency stop.

8.5 AS-i master

8.5.1 Overview

The AS-i master provides all means to exchange data between a controller and the slaves in an AS-i system (see Figure 1).

In this standard, a master is described which polls all slaves in a cyclical order. The maximum number of slaves (MAX_SL) is defined in the relevant master profiles. The master works transparently and does not interpret the slave data in any way if interpretation is not required by combined transaction types. In addition to the cyclic exchange of data with connected slaves, it organises and monitors the network and supports the controller with diagnostic data.

Subclause 8.5.2 defines the master specific physical requirements and 8.5.3 the logical requirements for controlling all the telegrams to be exchanged.

The interface between AS-i-Master and the controller (i.e. PLC) (controller interface) depends on the physical and logical features of the different controllers.

The master has a layered structure which is composed of two functional parts as shown in Figure 55.




Figure 55 – Structure of an AS-i master

Controller interface	acting as the logical interface between the master and the controller. The controller uses the functions provided by the controller interface to communicate with the AS-i system. It shall be responsible for initialization of the master and the AS-i system, cyclic data exchange, acyclic commands and execution control functions.
Transmission control	responsible for the physical transmission of master request as well as the automatic retransmission of requests in case of failure. The AS-i master shall send and receive, respectively (i.e. request and response) as defined in 5.6.3

NOTE The controller and the controller interface are not within the scope of this standard.

8.5.2 Master specific requirements for transmission

The following definition contains the master specific requirements for the transmission system which are not part of the definition of the transmission system itself.

NOTE The AS-i transmission system is defined in Clause 5.

8.5.2.1 Line interface

A master shall conform to the standards of the transmission given in 5.2 of this standard as long as there are no master specific definitions described in the following.

The AS-i line shall be protectively isolated from all other non-PELV power supplies in accordance to IEC 61140. The isolation shall be realized especially to the controller power supply but also to all other power supplies which are connected indirectly to the controller.

8.5.2.2 General requirements

The following defined values shall be applied to the master:

- under normal operating conditions, the current slew rate of the Master shall not generate a noise on the AS-i-line of more than 50 mV_{pp} in a frequency range of 10 kHz to 500 kHz;
- the manufacturer shall state in his document the precautions needed to assure the PELV condition of the AS-i-system;
- after power-on, the operating voltage at the master terminals (ASI+ and ASI-) shall reach 26,5 V d.c. (i.e. U_{min} of the AS-i power supply) within at least 1 s. This value has to be reached under a current limit of the maximum total current consumption (as stated in the documentation) plus 12,5 mA;
- if the master terminals (ASI+ and ASI-) are inversely connected to the AS-i network (e.g. because of faulty installation), the master shall not be damaged in any way;

NOTE 1 These requirements are intended to ensure a defined power-on behaviour, the defined function of an AS-i network even under certain fault conditions and the symmetry of the AS-i line so that the interference immunity will be optimized.




Figure 56 – Impedances of the master

- the values for C , R and L according to the equivalent circuit (Figure 57) shall be calculated as described for the slaves in 8.4.4.4;

Table 21 – Limits for R , L and C of the equivalent circuit of a master

R	L	C
$> 5 \text{ k}\Omega$	$> 3 \text{ mH}$	$< 400 \text{ pF}$




Figure 57 – Equivalent circuit of a master for frequencies in the range of 50 kHz to 300 kHz

- the impedance to ground, measured between either ASI+ (Z_1) or ASI- (Z_2) to ground or the controller's power supply while the Master (and controller) is mounted on a grounded metal plate, shall not be below 250 k Ω at d.c.. During test, all metal parts of Master and controller shall be grounded;
- for high noise immunity, it is recommended to minimize the difference of both impedances (ASI+ to ground and ASI- to ground) within the frequency range in which noise is expected. In the frequency range of 50 kHz to 300 kHz the difference $|\Delta Z|$ of these impedances (Z_1 , Z_2) (Figure 56) shall meet the same symmetry requirements which are defined for the slaves (see 8.4.4.5);

NOTE 2 In order to improve the noise immunity of the system, the differential impedance should be as low as possible.

- the signal AS-i Power On (APO) shall be set, as long as the d.c. voltage of the AS-i line is not below the threshold of $22,5 \text{ V} \pm 1 \text{ V}$. It shall be reset if the voltage is below this threshold for more than 2,0 ms. It shall not be reset if the voltage is below this threshold for less than 0,7 ms.

8.5.2.3 Receiver and transmitter requirements

The transmitter of the master shall conform to the specification of the transmitter given in 5.2.3 in a d.c. voltage range between 16,5 V and 31,6 V on the AS-i line.

NOTE This voltage range guarantees that a slave may receive a Reset_Slave request in cases where voltage is low at the AS-i line.

The master shall be able to receive and decode a slave response as specified in 5.2.4.

8.5.2.4 Transmission control

The transmission control provides a means for sending one request by the master to one single slave and receiving a response from the slave. At a given time, the transmission control processes one and only one request. After a transaction has been finished, the next transfer can be processed by the transmission control. In case of failure, no more than one retransmission shall be processed by the transmission control.




Figure 58 – Transmission control state machine

8.5.2.5 Error detection

The master's transmission control shall be able to detect the following errors:

a) Missing slave responses

There is no slave response if, for example, the respective slave

- is not connected to the AS-i line;
- does not have a valid address;
- has detected a failure in the received master request;
- has a receiver defect;
- cannot answer anymore because of a defect or a reset;
- did not receive a parameter prior to a data exchange request after power-on or reset.

The master is responsible for determining this as exceeding the allowed response time (slave response time-out).

b) Failure in slave responses

A disturbed slave response results when, for example

- several slaves transmit simultaneously;
- disturbances through energy coupling from a harsh environment occur.

While receiving a slave response, the transmission control shall be able to evaluate all the transmission errors described in 5.8.

NOTE With implementation of the appropriate functions, the master can recognize and report the failure condition "Slave Response Failure", for example to the controller as a separate message. These functions are beyond the scope of this standard.

8.6 Electromagnetic compatibility (EMC)

8.6.1 General

The operating characteristics of the AS-i-system shall be maintained at the relevant levels of electromagnetic compatibility (EMC).

All immunity and emission tests are type tests and shall be carried out under representative conditions, both operational and environmental, using the recommended wiring practices and including all equipment necessary for communication and data transfer on the AS-i- line.

This requirement can be met by the use of one master, one slave and one power supply.

A length of 100 m of cable shall be used for the AS-i line unless otherwise stated in the test instructions.

The AS-i device to be tested shall have all the essential design details of the type which it represents and shall be in a clean and new condition.

Maintenance or replacement of parts during or after a testing cycle is not permitted.

8.6.2 Immunity

Subclause 8.2.1 of IEC 62026-1 applies with the following modifications.

The test results are specified using the following performance criteria:

- A. Normal performance within the specification limits and a maximum of one disturbed message per communication cycle.
- B. During the tests a temporary loss of the data communication may occur, thereafter the ASInterface device shall continue to operate as intended. No change of actual operating state or stored data is allowed.

8.6.2.1 Electrostatic discharges

Performance criterion B shall apply.

8.6.2.2 Radiated radio frequency electromagnetic fields

Performance criterion A shall apply.

8.6.2.3 Conducted radio frequency disturbances

This test is not applicable, since data signal is carried on the power wires.

NOTE The operating environment of these devices using an AS-i power supply with a decoupling network is considered to be well-protected against conducted radio frequency disturbances.

8.6.2.4 Electrical fast transients/bursts

The minimum test voltage shall be 1 kV with performance criterion A and 2 kV with performance criterion B and both test voltages shall be applied with a repetition rate of 5 kHz by the capacitive coupling clamp.

8.6.2.5 Surges

AS-i devices shall not be tested for surge immunity.

The operating environment of these devices is considered to be well-protected against surge voltages caused by lightning strikes.

8.6.2.6 Voltage dips

No internal reset shall be issued if the voltage drops below 18,5 V d.c. for less than 1 ms, but the connected device may cause a reset if the voltage drops below a given limit. This value is valid for slaves only. The value for master is defined in 8.5.2.2.

8.6.3 Emission

Subclause 8.2.2 of IEC 62026-1 applies with the following additions.

The measurement shall be made in the operating mode including grounding conditions producing the highest emission in the frequency band being investigated which is consistent with normal applications.

Each measurement shall be performed in defined and reproducible conditions.

9 Tests

9.1 Kinds of tests

9.1.1 General

Clause 9 of IEC 62026-1 and 8.1 of IEC 60947-1 apply with the following modifications.

This subclause specifies test requirements for logical, electrical and mechanical specifications. These test requirements specify those requirements which are not implicitly defined in the previous subclauses, for example distance between AS-i master and AS-i slave during a specific test.

Tests are divided into three parts:

- logical testing (e.g. behaviour of the slave after receiving a message);
- electrical testing (e.g. testing the signals and time constraints);
- mechanical testing (e.g. dimensions of AS-i standard cable).

If AS-i specifications are implemented as an integral part of a product, for example a specific actuator, the logical test is highly dependent on the behaviour of the product. To verify the compliance of the AS-i part to this standard, the specific environment in which AS-i has been integrated shall be taken into account.

Compliance to this standard does not necessarily mean compliance to a specific standard of the whole product in which AS-i is integrated. A test under specific applications of the AS-i functions is outside the scope of this standard.

If a manufacturer claims conformity of an AS-i slave to this standard, it shall be marked that the conformity comprises the conformity to the AS-i specific parts only. The conformity of, for example, a sensor is independent of the AS-i conformity testing.




Figure 59 – AS-i interfaces

The test system shall only test if the response sent by the slave is correct. Because interface 1 is conceptual in nature, the concrete representation of the interface depends mainly on the environment in which it is used. The logical tests shall be restricted to the test of the AS-i slave treated as a black box.

All measurements of the electrical and mechanical tests shall be at an accuracy of $\pm 1\%$ if not otherwise stated.

9.1.2 Type tests

Type tests are intended to verify compliance with this standard.

These include:

- test of the transmission system (9.2);
- test of the AS-i power supply (9.3);
- test of an AS-i repeater and other components (9.4);
- test of an AS-i slave (9.5);
- test of the AS-i master (9.6).

9.2 Test of transmission medium

Tests of the transmission medium comprise the test of the AS-i standard cable, the AS-i cabinet cable or any other cable intended for use in an AS-i network.

The dimensions and other mechanical properties of the AS-i standard cable or the AS-i cabinet cable shall be verified according to Figures 46 and 47 and the other technical data given in 8.1.

The electrical properties shall be verified according to the data given in 5.4.1.

9.3 Test of the AS-i power supply

9.3.1 Impedance

9.3.1.1 General

The test instruction allows to test the impedance of an AS-i power supply "in operative state" under laboratory conditions on the basis of a compensation method (bridge circuit). It is not the absolute impedance which is determined, but only the observation or exceeding of the required tolerance limit.

9.3.1.2 Test circuit

Figure 60 shows the necessary measurement set-up.




Figure 60 – Test circuit for impedance measurement

Figure 61 shows the circuit of the used adjustable current sink, Figure 62 shows a schematic diagram for the indicator. The display (Figure 63), for determination of the minimum, can be realized, for example by a 10-digit LED chain control via the circuit LM 3914 N (resolution: 250 mV/LED). At the measurement frequencies of 50 kHz and 300 kHz, the reference inductance must have a value of $100 \mu\text{H} \pm 0,5 \%$, possibly it has to be realized by two inductances or by alignment. The recommended design is an air-cored coil.

9.3.1.3 Measuring and test equipment for ASI-power supply

This shall include:

- sine wave generator;
- current meter;
- oscilloscope with current probe;
- adjustable current sink (test circuit: NT_MODSENKE, Figure 61);
- indicator (potential-free peak detector according to Figure 62, test circuit: NT_IMPSYM);
- reference impedance ($100 \mu\text{H} \pm 0,5 \%$ || $78 \Omega \pm 1 \%$).

9.3.1.4 Test procedure

The following steps shall be taken:

1. Establish the measurement set-up according to Figure 60, taking into account additional resistive loads ($0,1 \text{ A}$ at U_{ASI} as well as I_{E}) of the voltage output not under test, for non-standard AS-i power supplies.

2. By means of the adjustable current sink, adjust output currents of 0,1 A or I_E , respectively, and a modulation amplitude of the current sink of $75 \text{ mA}_{pp} \pm 10 \%$ (check by means of an oscilloscope) at 50 kHz.
3. Align the bridge circuit on the potentiometer (range: -10% to $+10 \%$), checking at the same time the minimum display on the indicator.
4. Repeat items 2 and 3 at 300 kHz.




Figure 61 – Adjustable current sink (test circuit: NT_MODSENKE)




Figure 62 – Indicator (test circuit NT_IMPSYM)




Figure 63 – Display (part of test circuit NT_IMPSYM)

9.3.1.5 Evaluation of the results

With the bridge circuit, cf. Figure 60, verify on potentiometer P1 (detuning range $\pm 10\%$, corresponding to the required tolerance limit for the impedance) at both output currents (0,1 A and I_E) and at the measurement frequencies (50 kHz and 300 kHz, modulation amplitude 75 mA_{pp}) the adjustability to the indicator minimum, taking into account additional loads for non-standard AS-i power supplies.

9.3.2 Symmetry

9.3.2.1 General

The test instruction allows to test the symmetry of an AS-i power supply "in operative state" under laboratory conditions on the basis of a compensation method (bridge circuit). It is checked whether the required tolerance limit is observed or exceeded.

9.3.2.2 Test circuit

Figure 64 shows the necessary measurement set-up.




Figure 64 – Test set-up for symmetry measurement

The circuits of the used adjustable current sink and the indicator correspond to those of the test instruction: impedance for AS-i power supplies.

9.3.2.3 Measuring and test equipment

This shall include:

- sine wave generator;
- current meter;
- oscilloscope with current probe;
- adjustable current sink (test circuit: NT_MODSENKE, Figure 61);
- indicator (potential-free peak detector, test circuit: NT_IMPSYM, Figures 62 and 63).

9.3.2.4 Test procedure

The following steps shall be taken:

1. Establish the measurement set-up according to Figure 64, taking into account additional resistive loads ($0,1\text{ A}$ at U_{ASi} as well as I_{E}) of the voltage output not under test, for non-standard AS-i power supplies.
2. By means of the adjustable current sink, adjust output currents of $0,1\text{ A}$ or I_{E} , respectively, and a modulation amplitude of the current sink of $300\text{ mA}_{\text{pp}} \pm 10\%$ (check by means of an oscilloscope) at 50 kHz .
3. Align the bridge circuit on the potentiometer (range: -2% to $+2\%$), checking at the same time the minimum display on the indicator.
4. Repeat items 2 and 3 at various frequencies up to 300 kHz .

9.3.2.5 Evaluation of the results

With the bridge circuit, cf. Figure 64, verify on potentiometer P1 (adjusting range $\pm 2\%$, corresponding to the required tolerance limit for the symmetry) at both output currents ($0,1\text{ A}$ and I_{E}) and at all measurement frequencies (50 kHz to 300 kHz , modulation amplitude $300\text{ mA}_{\text{pp}}$) the adjustability to the indicator minimum.

9.3.3 Noise emission

9.3.3.1 General

The test instruction allows to verify the noise emission of an AS-i power supply in steady state in the specified nominal-load range of $0,1\text{ A} \dots I_{\text{E}}$ under laboratory conditions. It is checked whether the required tolerance limit is observed.

9.3.3.2 Test circuit

Figure 65 shows the necessary measurement set-up. For dual or combination power supplies, load the power supply which is not being tested by means of a resistive load first with $0,1\text{ A}$ and then with $I_{\text{E}} / I_{\text{max}}$. Using the adjustable current sink, see 9.3.3.1 (test instruction: impedance), vary the output current at the power supply to be tested between $0,1\text{ A}$ and I_{E} , determined by means of an oscilloscope in operating mode. Turn peak detection on, with a limit frequency $> 10\text{ MHz}$, the noise voltage between connections ASI+ and ASI- at the power supply in the frequency range of 0 Hz (d.c.) to 500 kHz . Operate the oscilloscope by means of an isolation transformer to avoid earth circuits, or by a battery. For measuring, split the frequency range into 2 partial ranges (0 Hz to 10 kHz and 10 kHz to 500 kHz) by interposing filters. Figures 66 and 67 show the circuits of the used filters. The measurement shall be made with an accuracy of 5% .




Figure 65 – Test circuit for noise emission




Figure 66 – Filter A (low-pass filter 0 Hz to 10 kHz)




Figure 67 – Filter B (bandpass filter 10 kHz to 500 kHz)

9.3.3.3 Measuring and test equipment

This shall include:

- current meter;
- oscilloscope;
- isolation transformer or accumulator for oscilloscope;
- adjustable current sink (test circuit: NT_MODSENKE, Figure 61);
- filters A and B;
- resistive load.

9.3.3.4 Test procedure

The following steps shall be taken:

1. Establish the measurement set-up according to Figure 60.
2. For dual or combination power supplies, adjust on the power supply which is not being tested, with a resistive load, first 0,1 A and then I_E / I_{max} .
3. By means of the adjustable current sink, vary the output current on the power supply being tested between 0,1 A and I_E as a "ramp function" without modulation.

4. Doing so, check the noise emission between ASI+ and ASI– one by one in both frequency ranges, using filter A (0 Hz to 10 kHz) and filter B (10 kHz to 500 kHz), in the entire output current range.

9.3.3.5 Evaluation of the results

The noise emission between ASI+ and ASI–, in the entire output current range in the frequency range of 0 Hz to 10 kHz, shall not exceed the level of 300 mV_{pp} as well as in the frequency range of 10 kHz to 500 kHz, the level of 50 mV_{pp}.

9.3.4 Power-on behaviour

9.3.4.1 General

The test instruction allows to verify the power-on behaviour (time of readiness for service) of an AS-i power supply under maximum load of I_E under laboratory conditions. It is checked whether the required tolerance limits are observed.

9.3.4.2 Test circuit

Figure 68 shows the necessary measurement set-up. Determine by means of an oscilloscope the rise of the AS-i voltage after switch-on of the power supply under load (15 mF and I_E (according to documentation) of the current sink) according to Figure 68. For dual power supplies, each AS-i output has to be wired with 15 mF and the current sink. Load the AS-i power supply output not being tested in each case via the current sink with 0,1 A or I_E . For combination power supplies load the auxiliary power output with a resistive load (0,1 A or maximum load (I_{max}) according to documentation). The measurement shall be performed with an accuracy of 5 %.




Figure 68 – Test circuit for start-up behaviour

9.3.4.3 Measuring and test equipment

This shall include:

- current meter;
- oscilloscope;
- adjustable current sink (NT_MODSENKE);
- electrolytic capacitor 15 mF;
- load resistor R_L .

9.3.4.4 Test procedure

The following steps shall be taken:

1. Establish the measurement set-up according to Figure 60.
2. Adjust the current sink on the switched-on AS-i power supply to be tested in stationary state to the output current I_E of the test sample.
3. Wire the power supply branch not being tested of dual or combination power supplies with 0,1 A and, in a second test, with maximum load (current sink or R_L).
4. Switch the power supply off.
5. Switch the power supply on and record the AS-i voltage waveform.

9.3.4.5 Evaluation of the results

The AS-i voltage shall rise within 2 s from 5 V to 26,5 V (min. master voltage of 23,5 V plus maximum line voltage drop of 3 V). Furthermore, the time difference between 21,5 V and 29,5 V shall not exceed 1 s. The voltage increase shall be continuous.

9.4 Test of an AS-i repeater and other components

9.4.1 Impedance

9.4.1.1 General

This test determines the impedance of the test sample in "operative state".

9.4.1.2 Test circuit

Figure 69a shows the test circuit for the impedance measurement with an impedance analyzer, alternatively Figure 69b shows the conventional test circuit with the oscilloscope.




Figure 69a – Impedance analyzer




Figure 69b – Oscilloscope, current probe and sine wave generator

Figure 69 – Measurement set-up for impedance measurement

The operation of the test sample in switch position "Measurement" is deliberately asymmetrical, i.e. metallic parts of the test sample must not be grounded. With switch S1 (Figure 69b), the a.c. grounding can be switched over (switch position in the drawing: ASI- = GND (grounding)). Measure the input a.c. current with the current probe. The length of the AS-i line between test sample and measurement circuit shall be 20 cm maximum.

The amount of the input impedance is calculated as follows: $|Z| = |U_{\sim}| / |I_{\sim}|$

9.4.1.3 Measuring and test equipment

This shall include:

- a) with an impedance analyzer:
 - power supply,
 - impedance analyzer with d.c. unit;
- b) with an oscilloscope (alternative):
 - power supply,
 - sine wave generator,
 - current probe,
 - oscilloscope,
 - test circuit according to Figure 69b;
- c) for d.c. resistance:

- d.c. R-meter (Wheatestone brigde).

9.4.1.4 Test procedure

The following steps shall be taken:

impedance:

a) with an impedance analyzer:

- connect the test sample on the impedance analyzer via the dc-unit,
- measure the input impedance for frequencies of 50 kHz, 100 kHz, 125 kHz, 150 kHz, 175 kHz, 200 kHz, 250 kHz and 300 kHz. If at one of the test frequencies the test sample has a resonant frequency, the test frequency shall be varied ± 10 kHz;

b) with an oscilloscope:

- overlay the AS-i d.c. voltage with an a.c. voltage signal $U_{\sim}$ with $R_i \leq 1 \Omega$. Measure this a.c. voltage and the resulting a.c. current flowing through the test sample,
- switch S1: position "ASI- = GND", cf. Figure 69b,
- measurement of a.c. $I_{\sim}$ at $U_{\sim} = 6 \text{ Vpp}$ for frequencies of 50 kHz, 100 kHz, 125 kHz, 150 kHz, 175 kHz, 200 kHz, 250 kHz and 300 kHz. If at one of the test frequency the test sample has resonant frequency the test frequency shall be varied ± 10 kHz;

d.c. resistance:

- measure the d.c. resistance between ASI+, ASI- and all metallic parts of the test sample, except external connections. Measuring conditions: $R \geq 1 \text{ M}\Omega$.

9.4.1.5 Evaluation

9.4.1.5.1 Input impedance

Reproduce the input impedance $|Z|$ by means of an equivalent circuit from a parallel circuit of R , L , and C . $|Z|$ is calculated as follows:

$$|Z| = \frac{1}{\sqrt{\frac{1}{R^2} + \left(\omega C - \frac{1}{\omega L}\right)^2}}$$

Table 20 (8.4.4.4) indicates the limit values of the impedance wave form for a slave equivalent.

The limit values of the slave equivalents according to documentation are calculated from the series circuit (< 1 slave equivalent) or parallel circuit (> 1 slave equivalent) of equivalent circuits.

The impedance waveform (measured slave equivalents) must be higher than the "slave equivalents" indicated in the manufacturer's documentation, i.e. measured slave equivalents $<$ slave equivalents according to documentation.

9.4.1.5.2 DC resistance

The d.c. resistance between ASI+, ASI- and all metallic parts of the test sample, except external connections, shall be $\geq 250 \text{ k}\Omega$.

9.4.2 Symmetry

9.4.2.1 General

This test determines the symmetry of an AS-i component without separate communication when operating.

9.4.2.2 Test circuit

Figure 70 shows the test circuit for the symmetry measurement.




Figure 70 – Test circuit for symmetry measurement

The partial impedances Z_1 and Z_2 , respectively, form in the measurement point M (grounding connection) a voltage divider.

In unloaded state, identical currents flow through Z_1 and Z_2 .

With 10 % asymmetry, the following results:

$$0,90 \leq \frac{|\bar{U}_1|}{|\bar{U}_2|} = \frac{|Z_1|}{|Z_2|} \leq 1,10$$

$\bar{U}_1$: Voltage between M and ASI+ at ASI+ = GND

$\bar{U}_2$: Voltage between M and ASI- at ASI- = GND

9.4.2.2.1 Test circuit details

1: galvanic coupling between ASI+ (ASI-) and the measurement point M (d.c. resistance $\leq 250 \text{ k}\Omega$)




Figure 71 – Test circuit (detail 1)

2: electrical isolation between ASI+ (ASI-) and the measurement point M (d.c. resistance $> 250 \text{ k}\Omega$)




Figure 72 – Test circuit (detail 2)




Figure 73 – Bandpass (10 kHz ... 500 kHz)

9.4.2.3 Measuring and test equipment

This shall include:

- AS-i master;
- oscilloscope;
- FET probe with 50Ω line impedance;
- bandpass;
- HF voltmeter;
- capacitor $C_S = 30 \text{ pF}$.

9.4.2.4 Test procedure

The following steps shall be taken:

The measurement set-up corresponds to that of the impedance measurement (cf. Figure 69b). Measure, according to Figures 70 to 72, the voltage drops U_1 between ASI+ and M, and U_2 between ASI- and M, using an FET probe ($R_i = 1\text{M}\Omega || 2\text{pF}$) with a.c. coupling $C_k \geq 1\text{ nF}$ and an HF voltmeter (frequency range up to 300 kHz, $R_i = 10\text{ M}\Omega || 30\text{ pF}$). To compensate the probe capacity, take into account the capacity $C_{\text{comp}} = C_{\text{FET}}$ in the circuit. Terminate the FET probe with an output impedance of 50 Ω .

Any measuring error of the HF voltmeter in the higher frequency range is eliminated by forming the ratio $|U_1| / |U_2|$.

- Measurement voltage is 2,0 V_{rms}
- External capacitor for symmetry test $C_s = 30\text{ pF}$.
- Symmetry test procedure has to be performed at frequencies of 50 kHz, 100 kHz, 150 kHz, 200 kHz, 250 kHz and 300 kHz.

9.4.2.5 Evaluation

The symmetry test is passed if the test procedure (Figure 74) is finished with “Symmetry OK” for each test frequency.




Figure 74 – Procedure for symmetry test

9.4.3 Coexistence in AS-i networks

9.4.3.1 General

The purpose of the operation on a reference network is to find out whether an AS-i earth-leakage detector or another component without separate communication is liable to disturb the error-free communication of an AS-i network.

9.4.3.2 Test circuit

Figure 75 shows the test circuit (schematic diagram) for the interoperability test for earth-leakage detectors and other components without separate communication in AS-i networks. For repeater refer to modified test circuits according to Figures 76 and 77.




Figure 75 – Test circuit for interoperability in AS-i networks

The AS-i reference network consists of 120 m AS-i cable (type: EPDM), to which are connected (at the master node)

- an AS-i master,
- an AS-i power supply.

Every 4 m, starting at 2 m from the master node, connect a slave (30 slaves). At a distance of 1 m from the master node, there is measurement point 1, at 120 m from the master node, there is measurement point 2, to which the test sample being tested is connected one after the other.

9.4.3.2.1 Test conditions

All components connected to the network shall be certified AS-i components. If possible, use different types of slaves. If no certified products are available, you can also use products corresponding to the respective valid specifications.

Between master, power supply, slaves and the AS-i line, short connection lines (max. 30 cm) are admissible.

Evaluate the error rate, i.e. the number of AS-i messages registered as communication errors, referred to the total number of AS-i messages.

If during the period of observation, the master eliminates a slave from the LAS, abort the test with the result "not passed".

Minimum observation time: 1 min (at least 10 000 calls per slave).

9.4.3.2.2 Modified test circuit for repeater

Based on the reference network according to Figure 75 the following additional tests for repeater shall be performed:

- a) repeater with single slave and power supply connected to test point 1 according to Figures 75 and 76;




Figure 76 – Additional test circuit 1 for repeater

- b) repeater with single slave and power supply connected to test point 2 according to Figures 75 and 76;
- c) repeater with master and power supply connected to test point 1 according to Figures 75 and 77. The master in the network defined in Figure 75 is removed for this test.




Figure 77 – Additional test circuit 2 for repeater

9.4.3.3 Measuring and test equipment

This shall include:

- EMC-Tool (AS-i master with test software);
- PC;
- 31 standard slaves, (alternatively: 31 A/B slave pairs or mixed standard and A/B slaves with all possible addresses);
- one or two AS-i power supplies.

9.4.3.4 Test procedure

The following steps shall be taken:

- a) operate the reference network without the test sample being tested. Measure error rate 1 (total number of error rates of slaves No. 1 to 31, referred to the total number of calls made to these slaves);
- b) connect the test sample being tested at measuring point 1. Measure error rate 2 caused by the test sample being tested (total number of errors of slaves No. 1 to 31, referred to the total number of calls made to these slaves);

- c) connect the test sample being tested at measuring point 2. Measure error rate 3 caused by the test sample being tested (measurement like under item 2.);
- d) repeat steps 2 and 3 with reversed connection of the test sample being tested;
- e) for repeater: use the modifications in the test circuits and test in the same way.

9.4.4 Evaluation

For all measurements, only one error during the test time (at least 1 min) is admissible.

9.5 Test of an AS-i slave

9.5.1 Logical behaviour, current consumption and test of total current consumption under short-circuit condition on slaves with external ports

9.5.1.1 General

This test determines the profile of an AS-i slave and the some additional requirements as stated in the slave profiles, the limits of the operating voltage, the measurement of the maximum current consumption of the AS-i slave and test the total current consumption under short-circuit condition in those slaves which have external input or output ports.

9.5.1.2 Test circuit

The slave shall be connected to the test system as shown in Figure 78 and Figure 79:




Figure 78 – Test circuit




Figure 79 – Test circuit decoupling network

9.5.1.3 Measuring and test equipment

This shall include:

- variable power supply;
- decoupling network;
- AS-i master;
- oscilloscope;
- multimeters;
- variable resistors;
- PC.

9.5.1.4 Test procedure

The following steps shall be taken:

- the master shall issue the I/O code, the ID code, the ID2 code and the easily accessible messages as described in the defined slave profiles (see Annex A) or in the documentation (for free profiles, e.g. ID=F_{Hex} or ID=A_{Hex}; ID2=E_{Hex}). The correctness of the slave response shall be tested at the following voltages:
 - 31,6 V, 26,5 V and the minimum voltage stated by the manufacturer at which the slave still functions;
- the voltage shall be measured near to the slave. If external loads of the slave are supplied by the AS-i line, they shall be connected at the maximum current as allowed according to the documentation (I/O-Ports: Inputs high or low. Outputs high or low; U_{out} with I_{max});
- the current at the AS-i line shall be measured under communication with all messages in the logical test beginning at $U = 31,6$ V down to the minimum voltage stated by the manufacturer at which the slave still functions correctly.

If the load current at the external ports is drawn from the AS-i line, the current has to be increased and measured continuously until short-circuit.

9.5.1.5 Evaluation of test results

The test is successful

- if the slave is working at all tested voltages;
- if the slave is communicating at all tested voltages;
- if the slave answers correspond to the stated slave profile;
- if the behaviour of the LEDs corresponds to this standard;

- the current shall be not greater than the maximum current stated by the manufacturer, and
- under overload or short-circuit conditions at all the terminals of a slave, the total current consumption from the AS-i line shall not exceed the total current consumption stated by the manufacturer plus 150 mA.

9.5.2 Noise emission

9.5.2.1 General

This test determines the emissions of an AS-i slave into the AS-i network in the steady-state operation of the slave.

9.5.2.2 Test circuit

The test shall be performed with the AS-i slave connected to a test circuit as shown in Figure 80. The inputs and/or outputs of the AS-i slave shall be connected to their nominal load. If the slave normally switches off some loads during the test because of its watchdog function, the manufacturer shall provide an especially prepared slave, for example deactivated watchdog, for a proper measurement.




Figure 80 – Test circuit

The decoupling network used in Figure 80 shall have the same characteristics as the circuit shown in Figure 81.




Figure 81 – Test circuit decoupling network

The equivalent of 10 m AS-i line used in Figure 80 shall have the same characteristics as the circuit shown in Figure 82.




Figure 82 – Test circuit (equivalent of 10 m AS-i line)

The bandpass filter used in Figure 80 shall have the same characteristics as the circuit shown in Figure 83.




Figure 83 – Test circuit (bandpass 10 kHz to 500 kHz)

9.5.2.3 Measuring and test equipment

This shall include:

- variable power supply;
- decoupling network;
- equivalent of 10 m AS-i line;
- bandpass;
- oscilloscope;
- FET-probe;
- 50 Ω line impedance;
- PC;
- optional: AS-i master.

9.5.2.4 Test procedure

The following steps shall be taken:

- a) if the parameter and/or data bit combination of the slave influence the noise behaviour of the slave, set the combination with the maximal noise by the master. The watchdog shall be disabled for this test if the data outputs influence the noise behaviour;
- b) after the slave configuration, disconnect the master from the AS-i line;
- c) the emissions shall be determined with and without the AS-i slave connected between $U_{ASI} = U_{min}$ to 31,6 V (U_{min} as defined in the documentation).

9.5.2.5 Evaluation of test results

The difference of the emitted interference between ASI+ and ASI– measured without and measured with the AS-i slave connected to the AS-i line shall not exceed 20 mV_{pp}.

9.5.3 Power-on behaviour

9.5.3.1 General

This test determines the power-on behaviour of an AS-i slave in the AS-i network.

9.5.3.2 Test circuit

All AS-i slave inputs or outputs shall be connected with their rated load. Test with constant current source with $I = (I \text{ stated by the manufacturer } +12,5 \text{ mA for standard slaves, } +6,5 \text{ mA}$

for A/B-slaves in extended address mode). No monitoring of communication is possible, because the current source prevents the communication.

The test shall be performed with the AS-i slave connected to a test circuit as shown in Figure 84 and Figure 85.




Figure 84 – Test circuit




Figure 85 – Constant current source

9.5.3.3 Measuring and test equipment

This shall include:

- variable power supply;
- oscilloscope;
- constant current source.

9.5.3.4 Test procedure

The following steps shall be taken:

- the time t_1 from connecting the AS-i slave to the AS-i line up to the time where the minimum voltage of 26,5 V has been reached shall be determined;
- if the slave has external output ports, the state of these ports shall be monitored.

9.5.3.5 Evaluation of test results

The time t_1 shall be less than or equal to 1 s.

If the slave has external output ports, the default values of these ports shall be kept during the whole power-on procedure.

9.5.4 Impedance

9.5.4.1 General

This test determines the impedance of an AS-i slave when operating.

9.5.4.2 Test circuit

The test shall be performed with the AS-i slave connected to a test circuit shown in Figure 86.

If the slave normally switches off some loads during the test because of its watchdog function, the manufacturer shall provide an especially prepared slave for a proper measurement.




Figure 86a – Test with impedance analyzer




Figure 86b – Test with generator, current probe and oscilloscope

Figure 86 – Test circuit

9.5.4.3 Test procedure

9.5.4.3.1 Test procedure with impedance analyzer (Figure 86a)

The following steps shall be carried out:

- switch S1: ON, switch S3: OFF;
- set data and parameter bit combination according to the documentation of the manufacturer to that combination at which the value of the impedance is the minimum and at which the symmetry is the minimum;
- change switch S3 to ON;
- change Switch S1 to the position to OFF;
- close switch S2, if the slave uses power from the AS-i[®] line to feed a nominal load of I_L ;
- determination of Z (or R_p , L_p , C_p if applicable) with $6 V_{pp}$ at 50 kHz, 100 kHz, 125 kHz, 150 kHz, 175 kHz, 200 kHz, 250 kHz and 300 kHz. If at one of the test frequencies, the slave has a resonant frequency, the test frequency shall be varied up to ± 10 kHz.

9.5.4.3.2 Test procedure with current probe and oscilloscope (Figure 86b)

A standard d.c. power supply feeds the set-up. Either ASI+ or ASI- can be connected to ground by switch 1. An a.c. sinus signal with an internal resistance of $R_i \leq 1 \Omega$ shall be superimposed on the AS-i d.c. voltage. The a.c. voltage and a.c. current shall be determined at different frequencies.

Switch S1 allows to provide the AS-i slave either with a the signal from the master (to switch the slave in the desired state) to with the a.c. sinus signal to determine the impedance. For

slaves with external ports, switch S2 allows the maximum load I_L from the AS-i[®] line according to the documentation of the manufacturer.

The distance between AS-i slave and AS-i master shall be 20 cm. The d.c. resistance between ASI+, ASI– and all metallic parts of the slave (with the exception of the outer connections) shall be $\geq 1 \text{ M}\Omega$.

The following steps shall be carried out:

- a) switch S1/S2 to position: "Data transmission";
- b) set data and parameter bit combination according to the documentation of the manufacturer to that combination at which the value of the impedance is the minimum and at which the symmetry is the minimum;
- c) change switch S1/S2 to the position "Impedance measurement";
- d) close switch S3, if the slave uses power from the AS-i[®] line to feed a nominal load of I_L ;
- e) determination of $|Z|$ with 6 V_{pp} at 50 kHz, 100 kHz, 125 kHz, 150 kHz, 175 kHz, 200 kHz, 250 kHz and 300 kHz. If at one of the test frequencies the slave has a resonant frequency, the test frequency shall be varied $\pm 10 \text{ kHz}$.

9.5.4.4 Evaluation of test results

The d.c. resistance between ASI+, ASI– and all metallic parts of the slave (with the exception of the outer connections) shall be $\geq 1 \text{ M}\Omega$.

They shall be within the limit values of this standard for slaves with ID-code = A_{Hex} and ID-code $\neq A_{Hex}$, respectively.

9.5.5 Symmetry

9.5.5.1 General

This test determines the symmetry of an AS-i slave when operating.

9.5.5.2 Test circuit

The test shall be performed with the AS-i slave connected to a test circuit having the same characteristics as the test circuit shown in Figure 87.

If the slave normally switches off some loads during the test because of its watchdog function, the manufacturer shall provide an especially prepared slave for a proper measurement.




Figure 87 – Test circuit

NOTE For AS-i slaves with external connections the measurement point M should be the galvanically coupled power supply. For AS-i slaves with no galvanically coupled external connections, the measurement point M shall be their metal housing. For AS-i slaves with an insulating package and no galvanically coupled external connections the measurement point M may be the metallic part on which the plastic package is installed.

- 1: galvanic coupling between ASI+ (ASI-) and the measurement point M (d.c. resistance $\leq 1 \text{ M}\Omega$)




Figure 88 – Test circuit (detail 1)

- 2: electrical isolation between ASI+ (ASI-) and the measurement point M (d.c. resistance $> 1 \text{ M}\Omega$)




Figure 89 – Test circuit (detail 2)

9.5.5.3 Measuring and test equipment

This shall include:

- AS-i master;
- oscilloscope;
- FET probe;
- bandpass (see Figure 73);
- HF voltmeter;
- capacitor $C_S = 30 \text{ pF} / 15 \text{ pF}$; (standard slaves / A/B slaves).

9.5.5.4 Test procedure

The following steps shall be taken:

- a) measurement voltage is $2,0 \text{ V}_{\text{rms}}$;
- b) external capacitor for symmetry test $C_S = 30 \text{ pF}$ for standard slaves and $C_S = 15 \text{ pF}$ for extended addressing mode slaves;
- c) symmetry test procedure has to be performed at data and parameter combination with minimum impedance and worst case symmetry;
- d) symmetry test procedure has to be performed at frequencies of 50 kHz, 100 kHz, 150 kHz, 200 kHz, 250 kHz and 300 kHz.

9.5.5.5 Evaluation

The symmetry test is passed if the test procedure (Figure 90) is finished with “Symmetry OK” for each test frequency.




Figure 90 – Procedure for symmetry test

9.5.6 Interoperability in AS-i networks

9.5.6.1 General

This test determines the interoperability of the slave in AS-i networks.

9.5.6.2 Test circuit

The tests shall be performed in an AS-i network as shown in Figure 91. The master used shall be able to communicate in the extended address mode. The slaves 2 to 31 shall be standard slaves ($ID \neq A_{Hex}$), pairs of slaves in extended address mode (A/B-slaves with $ID = A_{Hex}$) or a mix of standard slaves and pairs of extended address mode slaves. All components should be connected directly to AS-i main line. If this is not possible, the maximum length of the stub lines shall be less than 30 cm. All components in the AS-i network shall be certified.

Slave under test shall be connected first at testpoint1 (TP1) to the network and thereafter at testpoint 2 (TP2). If the slave under test has the ID-Code "A_{Hex}" two samples shall be used as A/B-slaves at TP1 and TP2, respectively.

It shall be made possible to switch the slave under test and some of the other slaves in the network from outside (for sensor functions) and from the master (for actuator functions). A slave under test with external ports shall be connected to its nominal loads.

For monitoring purposes, a test software shall be used in the AS-i master that allows to count each single repetition of a telegram.




Figure 91 – Test circuit AS-i network

9.5.6.3 Measuring and test equipment

This shall include:

- AS-i master;
- AS-i power supply;
- PC with test software;
- reference network.

9.5.6.4 Test procedure

The following steps shall be taken:

- a) error rate of slave under test:
 - measure error rate of slave under test at TP1 and TP2,
 - measure error rate slave 2 to 31;

Measure the error rate of slave 2 to 31 under following conditions:

- b) error rate of AS-i network after having connected the slave under test in wrong polarity;
- c) error rate of AS-i network after short-circuiting the external slave connections (if applicable);
- d) error rate of AS-i network with overload current on external slave connections (if applicable).

The tests a) shall be conducted with a minimum of 10 switching actions of easily accessible functions of the slave under test. The tests a) to d) shall have a minimum duration of 1 min.

9.5.6.5 Evaluation of test results

The error rate in test a) shall be less than or equal to 1 error per 10 switching actions, The error rate in tests b) to d) less than or equal to 1 error /min.

9.5.7 Additional test for safety related slaves (profile S-X.B)

9.5.7.1 General

This test checks the correctness of the implemented safety code table.

9.5.7.2 Test circuit

Figure 2 shows the test set-up in principle.




Figure 92 – Test circuit for safety related slaves

9.5.7.3 Measuring and test equipment

This shall include:

- AS-i power supply;
- AS-i master;
- AS-i bus monitor (analyzer);
- AS-i safety monitor;
- PC with test software.

9.5.7.4 Test procedure

The following steps shall be taken:

- the behaviour of the slave regarding the safety code table is checked by means of a bus monitor and by teaching this code table of a safety monitor.

9.5.7.5 Evaluation of test results

All tests shall be conform to this standard.

A teaching of a safety monitor must be possible.

A printout of the monitor recording shall be enclosed to the protocol in case of a fault.

9.5.8 Additional test for slaves supporting combined transactions

This test shall verify that the data exchange, timing requirements and error handling are conform to the specification of 5.7.

9.5.9 Verification of the electromagnetic compatibility

9.5.9.1 Test conditions

Unless otherwise stated, the tests shall be carried out at an ambient air temperature of $23\text{ °C} \pm 5\text{ °C}$.

The tests shall be performed under the following conditions:

- a) the AS-i device mounted in free air shall be connected to the AS-i line and supplied with its rated operational voltage (U_e); Terminals and connectors if any, shall be connected to the intended sensors or actuators according to the manufacturer's instructions. Any connecting leads for external sensors or actuators shall be at least 2 m. For devices not

having integral cables the type of cable used shall be specified by the manufacturer and recorded in the test report;

b) The test shall be performed:

For sensors:

- 1) with the target set at a position such that the switching element is in the OFF-state;
- 2) with the target set at a position such that the switching element is in the ON-state;

For actuators:

- 1) with the actuator in the ON-state;
- 2) with the actuator in the OFF-state;

For remote I/Os:

- 1) with the I/Os activated;
- 2) with the I/Os deactivated;

For master:

according to 9.4 without repetition of any message in case of a fault.

NOTE The master should have provisions for detecting disturbed messages.

For the test of 8.6.2.4 the following additional mounting conditions apply.

Metal enclosures of AS-i devices, if any, shall be connected to the reference ground plane.

AS-i devices with non-metallic enclosures shall be mounted on a metal plate which shall be connected to the reference ground plane.

The method of connection to the reference ground plane shall be in accordance with the manufacturer's instructions, if given, and shall be recorded in the test report.

9.5.9.2 Electrostatic discharge (ESD) immunity

The test is performed according to IEC 61000-4-2 and 8.6.2.1 and shall be repeated ten times at each measuring point, with a minimum time interval of 1 s between pulses.

9.5.9.3 Radiated radio frequency electromagnetic fields immunity

The test is performed according to IEC 61000-4-3 and 8.6.2.2.

9.5.9.4 Electrical fast transient immunity

The test shall be performed according to IEC 61000-4-4 and 8.6.2.4, with all the connecting leads placed in the capacitive coupling clamp. The test voltage for the auxiliary power ports shall be applied via the coupling network.

9.5.9.5 Emission requirements

The test shall be performed according to CISPR 11, group 1, class A, and to 8.6.3.

9.5.9.6 Test results and test report

The test results shall be documented in a comprehensive test report. The test report shall present the objective, the results and all relevant information of the tests. The test report shall

define the AS-i device under test, including the cable layout, the necessary auxiliary equipment and the target position if any. Any deviation from the test plan shall be mentioned.

Where a range of AS-i devices are made according to the same principle and design, and using the same type of components, tests may be performed on representative samples. Furthermore, based on first results, the testing laboratory may limit the tested frequency range for radiation or conduction tests; then, it shall include in the report the frequency range used.

9.6 Test of a AS-i master

9.6.1 Current consumption

9.6.1.1 General

The test requirements allow measurement of the current consumption of an AS-i master. These test requirements become obsolete if the master has an integrated AS-i power supply. In that case, however, all tests of the test requirements for AS-i power supplies have to be additionally fulfilled by the master.

The manufacturer shall provide the following information:

- current documentation,
- profile used.

9.6.1.2 Test circuit

Figure 93 shows the required test circuit.




Figure 93 – Test circuit for current consumption test

Figure 94 shows the decoupling network and the position of the ammeter. At this position, the average current can be measured.




Figure 94 – Decoupling network, ammeter and power supply

9.6.1.3 Measuring and test equipment

This shall include:

- AS-i reference network;
- AS-i data decoupling network,
- ammeter;
- voltmeter;
- oscilloscope;
- decoupling network to Figure 94;
- variable power supply.

9.6.1.4 Test procedure

The following steps shall be taken:

- a) set up test circuit to Figure 93;
- b) operate the master to be tested in normal operation;
- c) check the master functions at the following d.c. voltages on the AS-i line: 31,6 V, 26,5 V, 23,5 V, 21,5 V and again at 23,5 V;
- d) check the maximum current consumption.

9.6.1.5 Evaluation

The maximum current consumption shall be not greater than the value stated in the documentation nor the requirements of the specification.

The function test at the operating voltage limits shall correspond to the data stated in the documentation and the applicable specifications, i.e. at d.c. voltages on the AS-i line of 31,6 V, 26,5 V and 23,5 V the master has to function, but there must not be any master activity at 21,5 V. The master activity is detected by means of an oscilloscope directly on the AS-i line.

9.6.2 Noise emission

9.6.2.1 General

This test instruction allows the measurement of the noise emission of an AS-i master in a power-fail state on the AS-i network.

9.6.2.2 Test circuit

Figure 95 shows the required test circuit.




Figure 95 – Test circuit noise emission AS-i master

Figure 96 shows the decoupling network.




Figure 96 – Decoupling network

The change in current consumption in a master should only cause a noise voltage $\leq 50 \text{ mV}_{\text{pp}}$ on the AS-i line in the frequency range between 10 kHz and 500 kHz. The voltage on the AS-i line is measured by means of an oscilloscope via a bandpass (see Figure 97). The oscilloscope is to be operated in the mode envelope, peak detection on at a cut-off frequency $> 10 \text{ MHz}$. The FET probe is to be terminated with an impedance of 50Ω and connected via a line impedance of $50 \Omega / 1 \text{ W}$ to the bandpass. The test circuit is to be screened from noise so that the measured maximum noise voltage without the master is smaller than 15 mV . For this purpose, the cable length between master and AS-i equivalent line (see Figure 98) is to be limited to a maximum of 20 cm . The master shall be operated in the power-fail state (d.c. voltage on the AS-i line of 21 V).




Figure 97 – Bandpass 10 kHz to 500 kHz




Figure 98 – Equivalent circuit of the 10 m AS-i line

9.6.2.3 Measuring and test equipment

This shall include:

- variable power supply;
- oscilloscope with FET probe;
- line impedance $50 \Omega / 1 \text{ W}$;

- decoupling network;
- equivalent circuit of 10 m AS-i line;
- bandpass.

9.6.2.4 Test procedure

The following steps shall be taken:

- a) apply a voltage of 21 V to the AS-i line;
- b) measure the noise voltage without the master by means of the oscilloscope over 60 s;
- c) connect the master;
- d) check the power-fail state of the master;
- e) measure the noise voltage with the master on the AS-i line by means of an oscilloscope over 60 s.

9.6.2.5 Evaluation

The noise voltage on the AS-i line must not be increased by more than 50 mV_{pp} by the master in the power-fail state.

9.6.3 Impedance measurement

9.6.3.1 General

The impedance measurement of the master is to be performed in the "ready state" under laboratory conditions.

An a.c. signal $U_{\sim}$ with $R_i \leq 20 \Omega$ is to be superimposed on the AS-i d.c. voltage. This a.c. voltage and the resulting a.c. current $I_{\sim}$ of the master are to be measured.

9.6.3.2 Test circuit

Figure 99 shows the test circuit for the impedance measurement. The operation of the master in switch position "test" has been purposefully selected as asymmetrical, i.e. metal parts of the master must not be grounded. Switch S1 allows a switching of a.c. ground (switch position shown: ASI- = GND).

The a.c. input current $I_{\sim}$ is measured by means of the current probe. The input impedance is calculated as follows:

$$|Z| = |U_{\sim}| / |I_{\sim}|$$

The distance to the AS-i master shall be 20 cm.

The d.c. voltage is to be set to 21 V to put the master in the offline state.

9.6.3.3 Measuring and test equipment

9.6.3.3.1 For point 6.3.1 (impedance measurement)

This shall include:

- variable power supply;
- impedance analyzer (Figure 99a);

alternatively:

- sine wave generator;

- current probe;
- oscilloscope;
- test circuit (IMP_SYM) to Figure 99b.

9.6.3.3.2 For point 6.3.1.6 (d.c. resistance)

This shall include:

- R-meter (Wheatstone bridge).

9.6.3.3.3 For point 6.3.2 (symmetry measurement)

This shall include:

- FET probe with 50 Ω output impedance;
- line impedance (50 Ω / 1 W);
- HF voltmeter;
- bandpass;
- test circuit (IMP_SYM) as shown in Figure 100.




Figure 99a – Test with impedance analyzer




Figure 99b – Test with sine wave generator, current probe, oscilloscope and test circuit (IMP_SYM)

Figure 99 – Test circuit impedance measurement

9.6.3.4 Test procedure

The following steps shall be taken:

- test procedure with impedance analyzer as shown in Figure 99a:
Determination of Z (or R_p , L_p , C_p if applicable) with $6 V_{pp}$ at 50 kHz, 100 kHz, 125 kHz, 150 kHz, 175 kHz, 200 kHz, 250 kHz and 300 kHz. If at one of the test frequencies the master has a resonant frequency, the test frequency shall be varied ± 10 kHz.
- test procedure with test circuit IMP_SYM as shown in Figure 99b:
 - switch S1: position "ASI- = GND";
 - determine the a.c. current $I_{\sim}$ at $U_{\sim} = 6 V_{pp}$;
 - the measurement is to be carried out as described in 8.5.2.1.

9.6.3.5 Evaluation of impedance

The evaluation is to be carried out as described in 8.5.2.1 and shall not exceed the limit values stated there.

9.6.3.6 Evaluation of d.c resistance

The d.c. resistance between ASI+, ASI- and all metallic parts of the master with the exception of outer connections shall be ≥ 250 k Ω .

9.6.4 Symmetry measurement

9.6.4.1 General




Figure 100 – Master connection for symmetry measurement

The partial impedances Z_1 and Z_2 respectively form a voltage divider at measurement point M. This measurement point may be the metallic housing or a metallic mounting plate. The measurement point shall be connected to the external supplies of the master or the controller respectively.

In the off-load state the currents through Z_1 and Z_2 are identical.

For an asymmetry of 10 % this means

$$0,90 \leq \frac{|\vec{U}_1|}{|\vec{U}_2|} = \frac{|Z_1|}{|Z_2|} \leq 1,10$$

$\vec{U}_1$: voltage between M and ASI+ for ASI+ = GND

$\vec{U}_2$: voltage between M and ASI- for ASI- = GND

9.6.4.2 Test circuit




Figure 101 – Test circuit symmetry measurement of the AS-i master




Figure 102 – Bandpass 10 kHz to 500 kHz

The test circuit corresponds to the one of the impedance measurement (compare Figure 99b). With the test circuit in Figure 100 the voltage drops U_1 of ASI+ to M and U_2 of ASI- to M are determined by means of a FET-probe ($R_i = 1 \text{ M}\Omega // 2 \text{ pF}$) with a.c. coupling $C_k \geq 1 \text{ nF}$ at an output impedance of 50Ω , a line impedance of $50 \Omega / 1 \text{ W}$ between FET-probe and bandpass and an HF voltmeter (frequency range up to 300 kHz , $R_i = 10 \text{ M}\Omega // 30 \text{ pF}$). The capacitance $C_{\text{komp}} = C_{\text{fet}}$ is to be taken into account in the circuit to compensate for the probe capacitance.

By means of calibrating C_3 $|U_1| = |U_2| = U_E/2$ can be achieved and the capacitances of C_1 and C_2 can be determined independently of Z .

A possible measurement error of the HF voltmeter in higher frequency ranges is eliminated by means of the ratio $|U_1| / |U_2|$.

9.6.4.3 Test procedure

- Set a measurement voltage of $2,0 \text{ V}_{\text{rms}}$ displayed on the evaluation meter at a frequency of 150 kHz .
- Determine $|U_1|$ and $|U_2|$ at frequencies of 50 kHz , 100 kHz , 150 kHz , 200 kHz , 250 kHz and 300 kHz without C_3 .
- Check the condition:

$$0,90 \leq \frac{|\vec{U}_1|}{|\vec{U}_2|} = \frac{|Z_1|}{|Z_2|} \leq 1,10$$

If this condition is met at all frequencies, the symmetry test is passed.

If this condition is not met, add C_S (3 or 4) between ASI+ and M or ASI- and M, external capacitor for symmetry test $C_S = 30 \text{ pF}$ for all masters.

- d) Symmetry test procedure has to be performed at frequencies of 50 kHz, 100 kHz, 150 kHz, 200 kHz, 250 kHz and 300 kHz.

9.6.4.4 Evaluation

The symmetry test is passed if the test procedure (Figure 103) is finished with “Symmetry OK” for each test frequency.




Figure 103 – Procedure for symmetry test

9.6.5 Test instruction: Power-on behaviour

9.6.5.1 General

By testing the power-on behaviour, the switch-on delay time t_E of the AS-i master and its current consumption shall be tested. The settings of the oscilloscope can be seen on the oscillograms.

AS-i masters with integrated AS-i power supply must have an internal voltage supply which is accessible and can be interrupted for this test so that the external AS-i supply can be connected.

9.6.5.2 Measuring and test equipment

This shall include:

- AS-i power supply;
- variable power supply;

- ammeter;
- oscilloscope;
- constant current source (KONST_I).

9.6.5.3 On-delay

9.6.5.3.1 General

The offline flag of the master is reset (normal operation). In the initial state, the master is not connected with the AS-i line (switch S is open). The master shall communicate with the slaves at the earliest 1 s after switch S has been closed. The oscilloscope shall be triggered by the rising edge of the supply voltage on the AS-i line. The start of communication is shown on the oscilloscope via peak detection on and d.c. coupling.

9.6.5.3.2 Test circuit




Figure 104 – Test circuit – On-delay




Figure 105 – Oscillogram on-delay (example)

9.6.5.3.3 Evaluation

The time t_E shall be determined from the oscillogram. It shall be shorter than 1,00 s.

9.6.5.4 Current consumption

9.6.5.4.1 General

If the master is supplied (see circuit Figure 106) with a current corresponding to the total current consumption as stated in the documentation +12,5 mA (to be set with an accuracy of $\pm 2,5$ mA), the master shall have reached an operating voltage of 26,5 V within 1 s after closing switch S in Figure 107. The final operating voltage value to be reached shall be 30 V at the output of the circuit with a set constant current.

9.6.5.4.2 Test circuit




Figure 106 – Block circuit diagram current consumption measurement of the AS-i master




Figure 107 – Constant current source with trigger output (KONST_I)




Figure 108 – Oscillogram current consumption (example)

9.6.5.4.3 Evaluation

The time t shall be determined from the oscillogram to Figure 108. It shall be shorter than 1 s.

9.6.6 Logical start-up behaviour

9.6.6.1 General

These test instructions will check the logical behaviour of the master during start-up as well as in the protected mode and the configuration mode. For this purpose, the master shall be operated in an AS-i network. Test circuit and test procedure are the same for the standard master and the extended master. The different reactions are taken into consideration during evaluation.

9.6.6.2 Measuring and test equipment

This shall include:

- AS-i master;
- AS-i power supply;
- AS-i slaves (number depending on test circuit or logical test slave);
- AS-i bus monitor.

9.6.6.3 Test circuit




Figure 109 – Test circuit for checking start-up operation

Figure 109 shows the test circuit for checking the logical behaviour of the AS-i master during start-up operation. The required slaves shall be connected to the AS-i network with the corresponding settings in accordance with the test procedure. The data exchange shall be monitored via the bus monitor.

9.6.6.4 Test procedure

The following steps shall be taken.

9.6.6.4.1 Protected operation, projected parameters = 0xF

a) Check start-up behaviour without error

The following slaves are in the network and are correctly projected:

- Standard addresses: 1, 2, 4, 6, 7, 9, 10, 12, 15, 17, 20, 22, 24, 26, 27, 28, 29, 30, 31
- A addresses: 3A, 5A, 13A, 16A, 21A, 25A
- B addresses: 5B, 8B, 14B, 16B, 23B, 25B (B addresses are only projected in the Extended Master).

- b) Check start-up behaviour as in a) but with slave 10 missing.
- c) Check start-up behaviour as in a) but with wrong ID code of slave 10.
- d) Check start-up behaviour as in a) but with wrong I/O configuration of slave 10.
- e) Check start-up behaviour as in a) but with additional slave 0.
- f) Check start-up behaviour as in a) but with additional slave 18.
- g) Check start-up behaviour as in b) but with additional slave 0 with correct configuration data for missing slave 10.
- h) Check start-up behaviour as in a) but with additional slave 10, which replies to Read_ID_Code with parity error.

- i) Check start-up behaviour as in a) but with power fail in activation phase.

The following two points are only checked for the Extended Master:

- j) Check start-up behaviour as in a) but with wrong ext. ID1 code of slave 5A.
- k) Check start-up behaviour as in a) but with missing slave 16B and additional slave 0 (bit I3 of ext.ID1 code equals 0) with correct configuration data of slave 16B.

The message sequence shall be checked via the bus monitor.

The controller shall output the flags in accordance with PICS.

9.6.6.4.2 Configuration mode

All checks of 9.6.6.4.1 shall also be executed in the configuration mode.

9.6.6.5 Evaluation

A standard master shall communicate with all standard slaves and with all A slaves, an extended master shall communicate with all slaves.

All checks shall run conform to the AS-i master specification.

A printout of the monitor recordings shall be enclosed in the case of errors.

9.6.7 Logical behaviour in normal operation

9.6.7.1 General

These test instructions shall check the logical behaviour of the master in normal operation. Test circuit and test procedure are the same for standard master and extended master. The different reactions are taken into consideration during evaluation.

9.6.7.2 Measuring and test equipment

This shall include:

- AS-i master;
- AS-i power supply;
- AS-i slaves (number depending on test circuit or logical test slave);
- AS-i bus monitor.

9.6.7.3 Test circuit




Figure 110 – Test circuit for checking normal operation

Figure 110 shows the test circuit for checking the logical behaviour of the AS-i master in normal operation. The required slaves shall be connected to the AS-i network with the corresponding settings in accordance with the test circuit. The data exchange shall be monitored via the bus monitor.

9.6.7.4 Test procedure

The following steps shall be taken.

Protected mode, projected parameters = F_{hex}

- a) Check behaviour without errors.

The same slaves as described in 9.6.6.4.1 are in the network.

Data exchange is active.

- b) Check behaviour as in a) but slave 10 shows 1, 2, 3, 4, 5, 6 ... subsequent transmission errors, then total failure.
- c) Check behaviour as in a) but with additional slave 18, which is not projected.
- d) Check behaviour as in a) but with missing slave 10.
- e) Check behaviour, when slave 10 is inserted with data previously projected by the master.
- f) Check behaviour when slave 10 is inserted with modified configuration.
- g) Check automatic addressing
initial state: Project slaves to a), remove slave 10, i.e.: Config=NOK, protected mode, Auto Prog Avail, Auto Prog, normal operation.
- h) Insert slave 0 with configuration of removed slave 10.
- i) Insert slave 0 with wrong configuration (i.e. with a profile different from the profile of the removed slave).
- j) As in e) and additionally remove slave 6.
- k) Insert slave 0 with correct configuration of slave 10.
- l) As in e) and insert slave 0 with wrong configuration.

The following two points are only checked for the extended master:

- m) Check behaviour as in a) but slave 16B shows 1, 2, 3, 4, 5, 6 ... subsequent transmission errors, then total failure.
- n) Check automatic addressing
initial state: Project slaves to a), remove slave 8B, i.e. Config=NOK, protected mode, Auto Prog Avail, Auto Prog, normal operation.
- o) Insert slave 0 with configuration of removed slave 8B.
- p) Insert slave 0 with wrong configuration (i.e. with a profile different from the profile of the removed slave).
- q) As in g) and additionally remove slave 5A.

9.6.7.5 Evaluation

A standard master shall communicate with all standard slaves and with all A slaves. An exchange of data shall take place with these slaves in each AS-i cycle.

An extended master shall communicate with all slaves and exchange data with the slaves as described in this standard in 8.5.

Neither a standard master nor an extended master shall display a configuration error in point a) of 8.5.2.5.

All checks shall be conform to the AS-i master specification.

A printout of the monitor recordings shall be enclosed in the case of errors.

9.6.8 Time response

9.6.8.1 General

This test instruction shall test if the cycle time of 5 ms is kept at full complement of the AS-i network or the master behaviour with only one slave (shortened cycle time or insertion of dummy messages).

9.6.8.2 Measuring and test equipment

This shall include:

- AS-i master;
- AS-i power supply;
- AS-i reference network (number of slaves depending on test circuit);
- AS-i bus monitor.

9.6.8.3 Test circuit




Figure 111 – Test circuit

Figure 111 shows the test circuit for testing the time response of the AS-i master. The necessary slaves shall be connected to the AS-i network depending on the requirements shown in the test circuit. The communication on the AS-i line shall be monitored via an AS-i bus monitor.

9.6.8.4 Test procedure

The following steps shall be taken:

The time response of the master (AS-i cycle) shall be tested for the following conditions:

- 28 standard slaves and 3 A/B slave pairs in LAS;
- one standard slave is missing, execution of the function automatic addressing;
- one B slave is missing, execution of the function automatic addressing (only for extended master);
- 1 standard slave in LAS.

9.6.8.5 Evaluation

The time response of the master shall be assessed via the bus monitor with regard to conformity to this standard and to the product specification. The master shall start a request after a slave response in a window from 8 μ s to 14 μ s.

9.6.9 Additional test for masters supporting combined transactions

Under consideration.

Annex A (normative)

Slave profiles

This annex provides specific information concerning the definition of profiles for the AS-i slaves. It explains the concept of profiles and states the particular features for the individual slave profiles.

A.1 Introduction

The AS-i system supports the communication of four I/O data bits and four parameter bits between the master and individual slaves. For each slave, there are sixteen different configurations for the I/O data bits, i.e. the bits may be defined as input, output, bidirectional, or if unconfigured, tristate. Furthermore, two particular slaves with the same I/O configuration may have different meanings of the data and parameter bits.

To facilitate usage in applications AS-i defines profiles for the slaves. Slave profiles define the use of the data and parameter values for the most common applications and assign specific meanings to them.

A slave profile contains all the additional definitions and restrictions needed for a slave in a specified application.

A slave profile contains the well-defined and fixed data:

- I/O configuration (I/O code) with meanings for the I/O data and parameter values;
- identification code (ID code);
- definition of meanings of the levels (HIGH or LOW) of the I/O data and parameters;
- list of minimum requirements for the physical implementation.

The installation of slaves according to specific slave profiles may be supported by standard function blocks (if available) in the controller. Replacing a slave with another having the same slave profile shall need no changes in the application software, provided the physical specification of the old and the replacement slave are identical in the application.

The ID code of the slave is used to distinguish between different slave profiles with the same I/O code. It is stored within the slave in a non-volatile and irreversible format.

A.2 Definitions

A.2.1

I/O data bit

AS-i supports a cyclic communication of 4 I/O data bits between master and slave

A.2.2

parameter bit

AS-i supports an acyclic communication of 4 parameter bits between master and slave

A.2.3

I/O type

each I/O data bit of a slave is configured as input, output, bidirectional, or tristate type

A.2.4

I/O code

AS-i allows 16 different combinations of I/O types for the 4 I/O data bits

NOTE These 16 different I/O configurations are identified by the I/O code.

A.2.5

ID and ID2 codes

ID code and extended ID2 code (where applicable) identify the slave profile to which the slave of a specific I/O configuration conforms

A.2.6

controller level

representation of the logic level (0/1) of inputs or outputs at the interface between the AS-i master and the controller

A.2.7

AS-i level

logic level (low/high) within the AS-i system

NOTE The logic level for the I/O bits is inverted at the inputs of the AS-i master, i.e. for I/O bits the AS-i level is inverse to the controller level.

A.2.8

default levels

defaults for the ASI levels of the I/O data bits and parameter bits

NOTE These levels are high.

A.2.9

physical signal

in some slave profiles, the level definition uses the terms “Physical signal detected” and “Physical signal not detected”

NOTE In this context, the “physical signal detected” is defined for several different groups of binary sensors:

- for photoelectric and ultrasonic sensors: light or sound is detected on the detecting element within the specified range of geometry, intensity or time window;
- for inductive or capacitive sensors: the frequency or the amplitude of the internal oscillator is changed due to the presence of an object within the specified range;
- for pressure sensors: the higher one of two pressure ranges is detected by the switch;
- for flow sensors: the higher one of two flow rates is detected by the switch;
- for level sensors: the sensor detects the presence/level of the medium.

A.3 Overview: existing slave profiles

A.3.1 General rules

Only the Slave profiles defined in this standard may be used. All other Slave profiles are reserved for future use.

The profiles do not distinguish between Synchronous Data I/O Mode and Non-Synchronous Data I/O Mode. If this function can be activated with a Parameter Call P2=0 shall be used to activate Synchronous Data I/O Mode.

NOTE If there was an error in transferring the codes from the non-volatile to the volatile memory, the codes I/O=F_{Hex} and ID=F_{Hex} are stored in the volatile memory of a slave.

A.3.2 Profile table standard slaves

An overview of the so far defined slave profiles and their combinations of the configuration (IO code) and profile identification (ID code) is given in Table A.1 and Table A.2. The detailed definitions of the slave profiles are given in the following subclauses.

Table A.1 – Overview of existing slave profiles for standard slaves

Slave-profiles			ID code															
			0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
I/O code	0	I, I, I, I	0.0	0.1									0.A	0.B				0.F
	1	I, I, I, O	1.0	1.1									1.A					1.F
	2	I, I, I, B	2.0										R					2.F
	3	I, I, O, O	3.0	3.1									3.A					3.F
	4	I, I, B, B	4.0										4.A					4.F
	5	I, O, O, O	5.0										5.A					5.F
	6	B, B, B, B	6.0										6.A					6.F
	7	B, B, B, B	7.0	7.1	7.2	7.3	7.4	7.5					7.A	7.B		7.D	7.E	7.F
	8	O, O, O, O	8.0	8.1									8.A					8.F
	9	O, O, O, I	R										9.A					9.F
	A	O, O, O, B	A.0										R					A.F
	B	O, O, I, I	R	B.1									B.A					B.F
	C	O, O, B, B	C.0										C.A					C.F
	D	O, I, I, I	R	D.1									D.A					D.F
	E	O, B, B, B	E.0										E.A					E.F
	F	T, T, T, T	For future use															V

Configuration: I = input, O = output, B = bidirectional, T = tristate; profiles: R = reserved.

Table A.2 – List of existing profiles for standard slaves

Profile name	IO	ID	Subclause
Remote I/Os (X = 0 ... E, not 9, B, D)	X	0	A.4.2
Free profiles for standard slaves (X = 0 ... E)	X	F	A.4.1
Remote I/Os with dual signals (X = 0, 3, 8)	X	1	A.4.3
Safety sensors	0	B	A.6.9
Single sensor with extended control	1	1	A.4.4
High speed slave profile for combined transaction type 5	6	0	A.6.8
Slave profile for combined transaction type 1 (analogue profile)	7	1	A.6.1
Extended slave profile for combined transaction type 1 (Ext. analogue profile)	7	2	A.6.2
Slave profile for combined transaction type 1 (integrated analogue profile)	7	3	A.6.3
Extended slave profile for combined transaction type 1 (extended integrated analogue profile)	7	4	A.6.4
Slave both analogue and digital with support of combined transaction type 2	7	5	A.6.5
Safety sensors with non-safe outputs	7	B	A.6.9
Motor control devices (electromechanical)	7	D	A.4.5
Motor control devices (semiconductor)	7	E	A.4.5
Dual actuator with feedback	B	1	A.4.6
Single actuator with monitoring	D	1	A.4.7

A.3.3 Profile table slaves with extended addressing

Slaves with these profiles shall be capable of communicating in the extended addressing mode according to this standard.

The I/O code may have any value between 0_{Hex} and E_{Hex} with the exceptions of I/O=2 and I/O=A.

The ID code shall be A_{Hex}.

NOTE As ID=A has the special function to allow for A/B-slaves, free profiles for A/B-slaves can only be marked by ID2 (S-X.A.E).

An overview of the so far defined slave profiles and their combinations of the configuration (IO code) and profile identification (ID2 code) is given in Table A.3 and Table A.4. The detailed definitions of the slave profiles are given in the following subclauses.

Table A.3 – Overview of existing slave profiles with extended address

Slave-profiles		ID2 code															
		0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
I/O Code	0	I, I, I, I	0A0		0A2											0AE	R
	1	I, I, I, O	1A0													1AE	R
	2	I, I, I, B	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R
	3	I, I, O, O	3A0	3A1	3A2											3AE	R
	4	I, I, B, B	4A0													4AE	R
	5	I, O, O, O	5A0													5AE	R
	6	B, B, B, B	6A0													6AE	R
	7	B, B, B, B	7A0		7A2		7A5		7A7	7A8	7A9	7AA				7AE	R
	8	O, O, O, O	8A0		8A2											8AE	R
	9	O, O, O, I	9A0													9AE	R
	A	O, O, O, B	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R
	B	O, O, I, I	BA0		BA2		BA5									BAE	R
	C	O, O, B, B	CA0													CAE	R
	D	O, I, I, I	DA0													DAE	R
	E	O, B, B, B	EA0													EAE	R
	F	T, T, T, T	For future use														V

Configuration: ID-Code = A. I = input, O = output, B = bidirectional, T = tristate; profiles: R = reserved.

Table A.4 – List of existing profiles for slaves in extended address mode (ID=A)

Profile name	IO	ID2	Subclause
Remote I/Os (X = 0 ... E, not 2, A)	X	0	A.5.2
Free profiles for slaves in extended address mode (X = 0 ... E)	X	E	A.5.1
Remote I/Os with dual signals (X = 0, 3, 7, 8, B)	X	2	A.5.4
Single sensor with extended control	3	1	A.5.3
Slave both analogue and digital with support of combined transaction type 2	7	5	A.6.5
4I/4O in extended addressing mode	7	7	A.6.6
Slave profile for combined transaction type 4 (single channel)	7	8	A.6.7
Slave profile for combined transaction type 4 (dual channel)	7	9	A.6.7
8I/8O in extended addressing mode	7	A	A.6.6
Slave with support of combined transaction type 2	B	5	A.6.5

A.3.4 Sub-profiles

Sub-profiles may be defined to each existing profile S-x.x by using ID2 to describe more detailed and strictly fixed profiles S-x.x.0 to S-x.x.D. Additionally, ID2 is used to indicate whether a slave is built with or without a slave-IC that has the optional features ID1, ID2, Broadcast and Peripheral Fault Indication of the AS-Interface version 2.1 and higher.

Presently the following ID2 Codes are fixed:

ID2-values according to the Profiles in A.4.2 to A.4.4.

ID2 = F_{Hex} for all slaves according to the I/O-ID-table if they can be realised with ICs not having the ID1/ID2-capability (ICs according to the specifications before 2.1) or they are intended to replace an older slave without the ID2-capability. This is independent whether the IC used for the implementation is an IC according to previous versions of this specification or an IC according to this version.

NOTE In these cases the "peripheral fault bit" will not be interpreted by the master.

ID2 = E_{Hex} for all slaves according to the I/O-ID-table which can be realised in its functions only with a slave having the new options of C.S. 2.1 (e.g. peripheral fault handling) and which do not fit the conditions on other ID2-codes (Free sub-profile for "new slaves").

In general, the extended ID Code 1 is user configurable and therefore not defined in the following subclauses. The manufacturer shall set all bits of the extended ID Code 1 to "1". In extended addressing mode, it is permitted for the manufacturer to block the write access by the user to the extended ID Code 1. This allows to distinguish between more specific products. The manufacturer shall set all bits of the blocked extended ID Code 1 to "1" or as it is defined in the profile. Some ID Code 1 may be fixed in specific profiles. In case of ID_Code2= F_{Hex} and ID_Code1= F_{Hex} the ID_Code1 may be blocked by the manufacturer.

A.4 Slave profiles for standard slaves

A.4.1 Free profiles (S-X.F)

A.4.1.1 S-X.F – Definition

Slaves with free profiles are all the slaves which do not respect the definition of a particular profile. As an example, these are slaves with special communication functions, features or physical realisations for a single unique application. Nevertheless, such slaves have to follow all the AS-i specifications.

A.4.1.2 S-X.F – Codes

The I/O code may have any value between 0_{Hex} and E_{Hex} .

The ID code shall be F_{Hex} .

If an ID2 code exists in the slave, it shall be E_{Hex} or F_{Hex} according to A.4.1.4.

NOTE As ID= A_{Hex} has the special function to allow for A/B-slaves, free profiles for A/B-slaves can only be marked by ID2 (S-X.A.E).

A.4.1.3 S-X.F – Semantics of I/O data and parameters

No particular semantics for the I/O data and parameter values are defined.

A.4.1.4 S-X.F – Additional requirements

There are no additional restrictions for these slaves.

A.4.2 Remote I/Os (S-X.0)

A.4.2.1 S-X.0 – Definition

These profiles collect all the AS-i-slaves which are used as remote I/O ports with no particular meaning of the I/O data bits. Each I/O data bit is an individual remote I/O bit and there is no particular relation between the single bits. The remote I/O ports may be used to connect, for example conventional actuators, 2 and 3 wire sensors and other devices and elements to an

AS-i network. These profiles offer to the user the free access to the I/O data at the interface 1 between the AS-i-device and the AS-i-slave, as it is described in the AS-i-specification. Remote I/O devices may also have ports for energy supply from the AS-i line.

NOTE The profiles S-X.0 should also be given to push buttons with or without lamps, if there are no parameters used in the device.

A.4.2.2 S-X.0 – Codes

The I/O code may have any value between 0_{Hex} and E_{Hex} , except 9_{Hex} , B_{Hex} , and D_{Hex} .

The ID code shall be 0_{Hex} .

A.4.2.3 S-X.0 – Semantics of I/O data

The semantic of the I/O data bits is summarized as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
D0	-	Remote I/O	0	-	-
			1	-	-
D1	-	Remote I/O	0	-	-
			1	-	-
D2	-	Remote I/O	0	-	-
			1	-	-
D3	-	Remote I/O	0	-	-
			1	-	-

For D0 to D3 no particular semantics exists. There is no particular meaning of the I/O data bits. Each I/O data bit is an individual remote I/O bit and there is no particular relation between the single bits.

A.4.2.4 S-X.0 – Semantics of parameters

The semantic of the parameter bits is summarized as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
P0	Param.	Watchdog function	0	Low	Watchdog disabled
			1	High	Watchdog enabled
P1	Param.	Input filter	0	Low	Input filter on
			1	High	Input filter off
P2	Param.	Synchronized Data I/O Mode	0	Low	Synchronized Data I/O Mode enabled
			1	High	Synchronized Data I/O Mode disabled
P3	Param.	To be defined	0	Low	To be defined
			1	High	To be defined

The meaning of P3 will be defined later. At the moment, this parameter shall not be used.

P0 shall only be used to disable a watch dog function monitoring the continuity of the communication activity of the slave.

The parameter P1 may be used to switch on an input filter that suppresses input pulses in all input channels.

For a slave to be conform with this profile, the parameter bits P0, P1 and P2 may not be used.

A.4.2.5 S-X.0 – Ports and plugs

A.4.2.5.1 S-X.0 – Port to the AS-i-line

There are two contacts for the interconnection of the slave to the AS-i-line (ASI+/ASI-). On their realization there are no restrictions in addition to the specifications.

A.4.2.5.2 S-X.0 – Port of input data

If a 12 mm or 8 mm plug, according to IEC 60947-5-2, Annex D, is used for the interconnection, the plug shall be female with the following pinning:

- pin 1 = (+) power supply;
- pin 2 = input data bit;
- pin 3 = (–) power supply;
- pin 4 = input data bit.

If Pin 2 and Pin 4 are available, Pin 2 and 4 of such a 12 mm or 8 mm plug shall be electrically bridged. The bridge shall be built in such a way, that it cannot be removed with simple tools.

A.4.2.5.3 S-X.0 – Port of output data

If a 12 mm or 8 mm plug, according to IEC 60947-5-2, Annex D, is used for the interconnection, then, for an active output (including energy for e.g. an actuator) the plug shall be female with the following pinning:

- pin 1 = (+) power supply in the case of a npn logic;
- pin 2 = not connected;
- pin 3 = (–) power supply in the case of a pnp logic;
- pin 4 = output, parameter, etc.

On the other hand, for a passive output (e.g. relay contacts) the plug shall be male with the following pinning:

- pin 1 = change-over contact;
- pin 2 = normally closed (NC) contact;
- pin 4 = normally open (NO) contact.

A.4.2.5.4 S-X.0 – Power port

If a 12 mm or 8 mm plug is used for the interconnection of the auxiliary energy or the energy from the AS-i line, the plug shall be male for energy input and female for energy output with the following pinning:

- pin 1 = (+) power;
- pin 2 = not used;
- pin 3 = (–) power;
- pin 4 = not used.

A.4.2.6 S-X.0 – Marking

On the enclosure the remote I/O ports shall have a clear unique identification of the available ports, such as I/O data bits and energy supply from the AS-i-system, as well as a clear identification of the pnp- or npn- logic used for the ports.

The ports for the 4 I/O data bits D0 to D3 shall be marked by the numbers 1 to 4. In general, for the unique identification of the ports, a single letter may be used, such as, for example I for input data, O for output data, etc. Only capital letters shall be used. The letters A, B, and P are reserved for antivalent I/Os, bidirectional I/Os, and parameter outputs, respectively.

A.4.2.7 S-X.0 – Additional requirements

For pnp-logic, the voltage levels and currents at the ports of a remote I/O device shall conform to IEC 61131-2. For npn-logic, the same IEC 61131-2 shall be used accordingly.

The value of the time delay for an I/O signal between the arrival at the port of a remote I/O device and the availability on the AS-i line shall be less than 5 ms for input data and 20 ms for output data. The actual value of the time delay shall be given in the product documentation.

As an option, the remote I/O output ports may have an integrated watch dog function monitoring the continuity of the communication. Such a watch dog function, however, shall not have a response time less than 40 ms. In the product documentation, it must be stated whether the remote I/O ports contain a watch dog function or not.

NOTE For remote I/O ports with an auxiliary energy supply, the availability, overload, or short circuit, etc. of the auxiliary energy may be monitored by electronic means. If such a monitor function is used, it should be realized either by using the local reset function of the slave, which inhibits the communication to the master and/or by setting the peripheral fault bit. The use of this monitor function in the remote I/O ports should be stated in the product documentation.

A.4.3 Remote I/Os with dual-signals (S-0.1, S-3.1, S-8.1)

A.4.3.1 S-X.1 – Definition

This slave profile comprises the applications of one or two binary sensors or actuators which have two data signals each. The slave profile offers the possibility to use a single monitor function for each sensor or actuator, such as, for example a warning, a failure message, a breakdown signal, etc. The slave profile includes also remote I/O devices for the connection of conventional antivalent output sensors to the AS-i line or Y-Cables for inputs and outputs.

A.4.3.2 S-X.1 – Codes

The I/O code shall be 0_{Hex}, 3_{Hex} and 8_{Hex}

The ID code shall be 1_{Hex}.

A.4.3.3 S-X.1 – Semantics of I/O data

A.4.3.3.1 X = 0 (4 inputs)

The semantics of the I/O data bits is summarized as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
D0	Input	Sensor 1	0	Low	Physical signal not detected
			1	High	Physical signal detected
D1	Input	Monitor signal 1	0	Low	Warning/failure
			1	High	Normal operation
D2	Input	Sensor 2	0	Low	Physical signal not detected
			1	High	Physical signal detected
D3	Input	Monitor signal 2	0	Low	Warning/failure
			1	High	Normal operation

D0 and D2 shall only be used as input signals from the switching elements of sensor 1 and 2, respectively, the term “physical signal” in the column “level definition” being defined in Clause A.2. If the slave is a remote I/O port to which the two sensors may be connected, then

the terms 'physical signal detected' and 'physical signal not detected' are to be replaced by "switching element in the (external) sensor closed" and "switching element in the (external) sensor open", respectively

D1 and D3 shall only be used as monitor signal for the sensor 1 and 2, respectively. The monitor signals may indicate, for example when the corresponding sensor has a reduced functionality, is in a critical state or broken down, gives a warning, needs an inspection, etc.

The monitor signals D1 and D3 may also be the antivalent signals to the sensor function signals D0 and D2, respectively. Then, the semantics of the data bits shall be as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
D0	Input	Sensor 1	0	Low	Physical signal not detected
			1	High	Physical signal detected
D1	Input	Sensor 1	0	Low	Physical signal detected
			1	High	Physical signal not detected
D2	Input	Sensor 2	0	Low	Physical signal not detected
			1	High	Physical signal detected
D3	Input	Sensor 2	0	Low	Physical signal detected
			1	High	Physical signal not detected

A.4.3.3.2 X = 3 (2 inputs/2 outputs) or X = 8 (4 outputs)

If the slave is a remote I/O port to which sensors/actuators may be connected, then the semantics of the data bits shall be as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
D0	-	Remote I/O	0	-	-
			1	-	-
D1	-	Remote I/O	0	-	-
			1	-	-
D2	-	Remote I/O	0	-	-
			1	-	-
D3	-	Remote I/O	0	-	-
			1	-	-

For D0 to D3 no particular semantics exists but in a common port or plug only the combination of D0/D1 or D2/D3 is allowed. There is no particular meaning of the I/O data bits. Each I/O data bit is an individual remote I/O bit and there is no relation between the single bits.

A.4.3.4 S-X 1 – Semantics of parameters

The semantics of the parameter bits is summarized as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
P0	Param.	Watchdog function	0	Low	Watchdog disabled
			1	High	Watchdog enabled
P1	Param.	Input filter	0	Low	Input filter on
			1	High	Input filter off
P2	Param.	Synchronized Data IO Mode	0	Low	Synchronized Data IO Mode enabled
			1	High	Synchronized Data IO Mode disabled
P3	Param.	To be defined	0	Low	To be defined
			1	High	To be defined

The meaning of P3 is not defined and is reserved for future use.

The parameter P1 may be used to switch on an input filter that suppresses input pulses in all input channels.

For a slave to be conform with this slave profile the parameter bits P0, P1 and P2 may not be used.

A.4.3.5 S-X.1 – Ports and plugs

A.4.3.5.1 S-X.1 – Port to the AS-i-line

There are two contacts for the interconnection of the slave to the AS-i-line (ASI+/ASI-). On their realization there are no restrictions in addition to the specifications.

A.4.3.5.2 S-X.1 – Port of input data

If a 12 mm or 8 mm plug, according to IEC 60947-5-2, Annex D, is used for the interconnection, the plug shall be female with the following pinning:

- pin 1 = (+) power supply;
- pin 2 = input data bit D1 or D3;
- pin 3 = (–) power supply;
- pin 4 = input data bit D0 or D2.

NOTE Only the combinations D0/D1 or D2/D3 are allowed.

Appendant to each plug a second plug is allowed to provide more universal connection possibilities. This plug shall be female with the following pinning:

- pin 1 = (+) power supply;
- pin 2 = not used;
- pin 3 = (–) power supply;
- pin 4 = input data bit D1 or D3.

A.4.3.5.3 S-X.1 – Port of output data

If a 12 mm or 8 mm plug, according to IEC 60947-5-2, Annex D, is used for the interconnection, then, for an active output (including energy for e.g. an actuator) the plug shall be female with the following pinning:

- pin 1 = (+) power supply in the case of a npn-logic;
- pin 2 = output D1 or D3;
- pin 3 = (–) power supply in the case of a pnp-logic;
- pin 4 = output D0 or D2.

NOTE Only the combinations D0/D1 or D2/D3 are allowed.

Appendant to each plug, a second plug is allowed to provide more universal connection possibilities. This plug shall be female with the following pinning:

- pin 1 = (+) power supply;
- pin 2 = not used;
- pin 3 = (–) power supply;
- pin 4 = output D1 or D3.

A.4.3.5.4 S-X.1 – Port for auxiliary energy

If a 12 mm or 8 mm plug is used for the interconnection of the auxiliary energy or the energy from the AS-i line the plug shall be male for energy input and female for energy output with the following pinning:

- pin 1 = (+) power;
- pin 2 = not used;
- pin 3 = (–) power;
- pin 4 = not used.

A.4.3.6 S-X.1 – Marking

On the enclosure, the remote I/O ports shall have a clear unique identification of the available ports, such as I/O data bits and energy supply from the AS-i-system, as well as a clear identification of the pnp- or npn- logic used for the ports.

The ports for the 4 I/O data bits D0 to D3 shall be marked by the numbers 1 to 4. In general, for the unique identification of the ports a single letter may be used, such as, for example I for input data, O for output data, etc. Only capital letters shall be used. The letters A, B, and P are reserved for antivalent I/Os, bidirectional I/Os, and parameter outputs, respectively.

A.4.3.7 S-X.1 – Additional requirements

For pnp-logic, the voltage levels and currents at the ports of a remote I/O device shall conform to IEC 61131-2.

The value of the time delay for an I/O signal between the arrival at the port of a remote I/O device and the availability on the AS-i line shall be less than 5 ms for input data and 20 ms for output data. The actual value of the time delay shall be given in the product documentation.

As an option, the remote I/O output ports may have an integrated watch dog function monitoring the continuity of the communication. Such a watch dog function, however, shall not have a response time of less than 40 ms. In the product documentation, it shall be stated whether the remote I/O ports contain a watch dog function or not.

NOTE For remote I/O ports with an auxiliary energy supply, the availability, overload, or short circuit, etc. of the auxiliary energy may be monitored by electronic means. If such a monitor function is used, it should be realized either by using the local reset function of the slave, which inhibits the communication to the master and/or the periphery fault bit. The use of this monitor function in the remote I/O ports should be stated in the product documentation.

A.4.4 Single sensor with extended control (S-1.1)

A.4.4.1 S-1.1 – Definition

This profile collects the applications of single binary sensors with an increased functionality, i.e. the profile offers the possibility to use different sensor monitor and control functions and allows a binary parametrizing of the sensor.

A.4.4.2 S-1.1 – Codes

The I/O code shall be 1_{Hex}.

The ID code shall be 1_{Hex}.

A.4.4.3 S-1.1 – Semantics of I/O data

The semantics of the I/O data bits is summarized as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
D0	Input	Sensor function	0	Low	Physical signal not detected
			1	High	Physical signal detected
D1	Input	Warning	0	Low	Warning on
			1	High	Warning off
D2	Input	Availability	0	Low	Not available
			1	High	Available
D3	Output	Test	0	High	Test function inactive
			1	Low	Test function active

D0 shall only be used as input for the status of the switching element in the sensor, the term “physical signal” in the column “level definition” being defined in Clause A.2. If the slave is a remote I/O port to which the two sensors may be connected, then the terms “physical signal detected” and “physical signal not detected” shall be replaced by “switching element in the (external) sensor closed” and “switching element in the (external) sensor open”, respectively

D1 shall only be used as a warning signal. It indicates that the sensor is working, but, has a reduced functionality or needs an inspection.

D2 shall monitor the availability of the sensor only. A breakdown of the device may be signaled by this bit.

D3 shall start a functional test of the sensor only.

For a slave to be conform with this profile, the data bits D1 to D3 do not have to be used. A master request on data bits not used shall always yield an AS-i high level.

A.4.4.4 S-1.1 – Semantics of parameters

A.4.4.4.1 S-1.1 – Inductive proximity switches

For inductive proximity switches, the semantic of the parameter bits is summarised as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
P0	Param.	Timer	0	Low	Timer function on
			1	High	Timer function off
P1	Param.	Inversion of D0	0	Low	Inversion of D0
			1	High	D0 as specified
P2	Param.	Range	0	Low	Low range
			1	High	High range
P3	Param.	Special function	0	Low	Special function
			1	High	Basic function

P0 shall only be used to activate a timer function.

P1 shall only be used to invert the level-definition of D0.

P2 shall only be used to select between two different ranges of the sensor, for example between single and double distance range.

P3 shall only be used to set a special function of the sensor. Such a function may be, for example a special mode, a teach-in, a reset of the sensor, etc.

For a slave to be conform with this profile, the parameter bits P0 to P3 do not have to be used.

A.4.4.4.2 S-1.1 – Photoelectric proximity switches

For photoelectric proximity switches the semantics of the parameter bits is summarized as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
P0	Param.	Working frequency	0	Low	Low working frequency
			1	High	High working frequency
P1	Param.	Inversion of D0	0	Low	Inversion of D0
			1	High	D0 as specified
P2	Param.	Timer	0	Low	Timer function on
			1	High	Timer function off
P3	Param.	Special function	0	Low	Special function
			1	High	Basic function

P0 shall only be used to change the working frequency of the sensor.

P1 shall only be used to invert the level-definition of D0.

P2 shall only be used to activate a timer function.

P3 shall only be used to set a special function of the sensor. Such a function may be, for example a special mode, a teach-in, a reset of the sensor, etc.

For a slave to be conform with this profile the parameter bits P0 to P3 do not have to be used. A master request on parameter bits not used shall always yield an AS-i high level.

A.4.4.4.3 S-1.1 – Other sensors

For other sensors, the semantics of P0 to P3 will be defined later. At the moment, this profile may be applied, but the parameters P0 to P3 shall not be used.

For a slave to be conform with this profile, the parameter bits P0 to P3 do not have to be used. A master request on parameter bits not used shall always yield an AS-i high level.

A.4.4.5 S-1.1 – Additional requirements

The detailed functions of the single data bits and parameter bits used for a particular sensor shall be described in the product documentation of the sensor.

A.4.5 Motor control devices (S-7.D and S-7.E)

A.4.5.1 S-7.D/E – Definition

This slave profile applies to devices for the command and control of one motor.

These devices are divided into two groups and are described below.

A.4.5.2 S-7.D – Electromechanical motor control devices

Electromechanical contactors and motor-starters (IEC 60947-4-1):

- direct on line (full voltage) a.c. starters (non reversing or reversing);
- reduced voltage a.c. starters:
 - star-delta starters,

- part winding starters,
- auto transformers starters;
- combination starters;
- protected starters.

NOTE Starters or protected starters equipped with solid-state overload relays should be considered as electromechanical starters (IEC 60947-4-1).

A.4.5.3 S-7.E – Semiconductor motor control devices

Semiconductor motor controllers and starters (IEC 60947-4-2):

- semiconductor direct on line motor starters;
- semiconductor soft-start motor starters.

Low voltage adjustable frequency a.c. power drive systems (as defined in IEC 61800-2):

- simple drives controlled by pre-set speeds;
- etc.

NOTE When the motor starter is hybrid (semiconductor and electromechanical) it is considered as a semiconductor starter (3.1.2 of IEC 60947-4-2).

This profile enables the connection of auxiliary devices to the starter, such as, for example sensors or lamps, for decentralized applications.

IECNORM.COM : Click to view the full PDF of IEC 62026-2:2008

A.4.5.4 S-7.D/E glossary

In addition to the definitions given in this standard, and in Clause A.2, the following definitions apply:

Definition	Index
"a" contact - make contact	22
"b" contact - break contact	23
a.c. semiconductor motor controller	9
Auxiliary contact	21
Combination starter	4
Contactor (mechanical)	1
Control contact	20
Direct on line starter	5
Over-current	14
Overload	16
Protected starter	3
Reduced voltage starter	7
Relay (electrical)	18
Release (of a mechanical switching device)	19
Reversing starter	6
Semiconductor direct on line (DOL) motor controller (form 3)	12
Semiconductor motor controller (form 1)	10
Semiconductor motor starter	13
Semiconductor soft start motor controller (form 2)	11
Semiconductor switching device	8
Short circuit	15
Starter	2
Tripping (operation)	17

Index:

1. Contactor (mechanical)

A mechanical switching device having only one position of rest, operated otherwise than by hand, capable of making, carrying and breaking currents under normal circuit conditions including operating overload conditions (2.2.12 of IEC 60947-1).

2. Starter

The combination of all the switching means necessary to start and stop a motor, in combination with suitable overload protection. (2.2.15 of IEC 60947-1).

3. Protected starter

Equipment consisting of a starter, a manually-operated switching device and a short-circuit protective device, mounted and wired, enclosed or unenclosed according to the instructions of the starter manufacturer. (3.2.8 of IEC 60947-4-1).

4. Combination starter

Equipment consisting of a starter, a manual externally-operated switching device and a short-circuit protective device, mounted and wired in a dedicated enclosure. The switching and short-circuit protective devices may be a fuse combination unit, a switch with fuses or circuit breaker with or without an isolating function (3.2.7 of IEC 60947-4-1).

5. Direct on line starter

A starter which connects the line voltage across the motor terminals in one step. (3.2.2 of IEC 60947-4-1).

6. Reversing starter

A starter intended to cause the motor to reverse the direction of rotation by reversing the motor primary connections while the motor may be running. (3.2.3 of IEC 60947-4-1).

7. Reduced voltage starter

A starter which connects the line voltage across the motor terminals in more than one step or by gradually increasing the voltage applied to the terminals. (3.2.5 of IEC 60947-4-1).

8. Semiconductor switching device

A switching device designed to make and/or break the current in an electric circuit by means of the controlled conductivity of a semiconductor. (2.2.3 of IEC 60947-1).

9. AC semiconductor motor controller

A semiconductor switching device that provides a starting function for an a.c. motor and an OFF-state.

NOTE Because dangerous levels of leakage currents can exist in semiconductor motor controller in the OFF-state, the load terminals should be considered as being live at all times (3.1.1.1 of IEC 60947-4-2).

10. Semiconductor motor controller (form 1)

An a.c. semiconductor motor controller, in which the starting function may comprise any starting method specified by the manufacturer, and that provides control functions which may include any combination of manoeuvring, controlled acceleration, running, or controlled deceleration of an a.c. motor. A FULL-ON state may also be provided (3.1.1.1 of IEC 60947-4-2).

11. Semiconductor soft start motor controller (form 2)

A special form of a.c. semiconductor motor controller, in which the starting function is limited to a voltage and/or current ramp which may include controlled acceleration, and where the additional control function is limited to providing FULL-ON (3.1.1.1.2 of IEC 60947-4-2).

12. Semiconductor direct on line (DOL) motor controller (form 3)

A special form of a.c. semiconductor motor controller, in which the starting function is limited to a full voltage, unramped starting method only, and where the additional control function is limited to providing FULL-ON (3.1.1.1.3 of IEC 60947-4-2).

13. Semiconductor motor starter

An a.c. semiconductor motor controller with suitable overload protection, rated as a unit (3.1.1.2 of IEC 60947-4-2).

14. Over-current

A current exceeding the rated current (2.1.4 of IEC 60947-1).

15. Short circuit

The accidental or intentional connection, by a relatively low resistance or impedance, of two or more points in a circuit which are normally at different voltages (2.1.5 of IEC 60947-1, modified).

16. Overload

Operating conditions in an electrically undamaged circuit which cause an over-current (2.1.7 of IEC 60947-1).

17. Tripping (operation)

An opening operation of a mechanical switching device initiated by a relay or release (2.4.22 of IEC 60947-1).

18. Relay (electrical)

A device designed to produce sudden, predetermined changes in one or more electrical output circuits when certain conditions are fulfilled in the electrical input circuits controlling the device (2.3.14 of IEC 60947-1).

19. Release (of a mechanical switching device)

A device, mechanically connected to a mechanical switching device, which releases the holding means and permits the opening or the closing of the switching device (2.3.15 of IEC 60947-1).

20. Control contact

A contact included in a control circuit of a mechanical switching device and mechanically operated by this device (2.3.9 of IEC 60947-1).

21. Auxiliary contact

A contact included in an auxiliary circuit and mechanically operated by the switching device (2.3.10 of IEC 60947-1).

22. “a” contact - make contact

A control or auxiliary contact which is closed when the main contacts of the mechanical switching device are closed and open when they are open (2.3.12 of IEC 60947-1).

23. “b” contact - break contact

A control or auxiliary contact which is open when the main contacts of the mechanical switching device are closed and closed when they are open (2.3.13 of IEC 60947-1).

A.4.5.5 S-7.D/E – Semantics of outputs (commands from controller to device)**A.4.5.5.1 S-7.D/E – Run forward**

If a main run forward command for the motor is used it shall be D0 output.

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition
D0	Output	Run forward	0	High	Stop motor in forward direction
			1	Low	Run motor in forward direction

A.4.5.5.2 S-7.D/E – Run reverse

For a reverser, D0 and D1 outputs shall only be used as run commands for the motor, D0 in a sense and D1 in the other sense. These commands are mandatory for reversers.

D0 shall correspond to the direct connection of the line voltage to the motor terminals, D1 to the reverse connection.

The semantics of the run commands is summarized as follows:

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition
D0	Output	Run forward	0	High	Stop motor in forward direction
			1	Low	Run motor in forward direction
D1	Output	Run reverse	0	High	Stop motor in reverse direction
			1	Low	Run motor in reverse direction

D0-D1 output controller-level	D1 output controller-level	D0 output controller-level	Meaning
0	0	0	Stop
1	0	1	Run forward
2	1	0	Run reverse

When D0 and D1 have controller-level 1 at the same time, the behaviour of the device depends on the product.

It may either

- stop, or
- go into default, or
- stay in the state it had before, or
- be reset (see reset command), or
- have another behaviour depending on the product.

A.4.5.5.3 S-7.D/E – Brake

If a brake command is used, it shall be D2.

When a starter drives two motors, this command can be used to drive the two brakes at the same time.

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition
D2	Output	Brake	0	High	Brake contact inactive, motor blocked
			1	Low	Brake contact active, motor free

A.4.5.5.4 S-7.D/E – Fault reset

Through this command, the device is remote reset from the controller.

This command may be used to reset:

- an overload trip (semiconductor overload relay);
- a stored external fault signal (this signal can be available through a special information);
- a stored inappropriate local operation;
- any other resettable fault depending on the type of starter.

During the fault reset command, the device may go in a predefined reset state.

If a fault reset command is used, it shall be D3.

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition
D3	Output	Fault reset	0	High	Reset inactive
			1	Low	Reset active

If a fault reset command is needed, and the command D3 is not available for this purpose, a combination of D0 and D1 may be used.

D0-D1 output controller-level	D1 output controller-level	D0 output controller-level	Meaning
0	0	0	Stop
1	0	1	Run forward
2	1	0	Run reverse
3	1	1	Fault reset

When D3 is available, it is recommended to use it instead of this combination of D0 and D1.

A.4.5.5.5 S-7.D/E – Special commands

The use of D2 and D3 outputs is not restricted to those mentioned above. It may be dedicated to special commands, for example:

- auxiliary lamp control;
- auxiliary actuator (e.g. cam);
- etc.

A.4.5.5.6 S-7.D/E – Semantics of inputs (control signal from device to controller)

A.4.5.5.7 S-7.D/E – Ready

D0 input shall only be used to indicate a fault or a missing condition to allow a command coming from controller. This control signal is mandatory.

Faults are described below.

The missing condition for starting can consist of

- local power switch off (e.g. for a combination starter),
- local operation,
- etc.

Bit	Type for controller	Meaning	Controller- level	As-i-level	Level-definition
D0	Input	Ready	0	Low	Not ready or fault
			1	High	Ready

A.4.5.5.8 S-7.D/E – Running

D1 input shall only be used for the running signal from the device. This control signal is mandatory.

In a reverser, the running indication has to be active, in each sense, whatever the direction control signal is used or not.

As different technologies can be used to obtain this running signal (make or break auxiliary contact, voltage or/and current control), this information depends on the type of device. It is precisely defined in the sub-profile (see A.4.2.5.2 or A.4.2.5.3).

If the device is an electromechanical starter, the running information indicates if the starter is switched on or off. It does not necessarily mean that the motor is running (for example in case a loss of power not detected by the starter).

If the device is an a.c. motor drive, the running information generally means that the drive provides current to the motor.

Bit	Type for controller	Meaning	Controller- level	As-i-level	Level-definition
D1	Input	Running	0	Low	Starter inactive
			1	High	Starter active

If the device is a electromechanical starter, equipped with break auxiliary contact, the AS-i slave interface should invert the signal so that the running information is directly used by the controller.

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition
D1	Input	Running	0	Low	Motor not in rotation or motor in free wheel stop
			1	High	Motor running (acceleration ramp, regulation at speed reference, deceleration ramp, ...)

NOTE If the starter is in manually controlled operation, it is not ready (because a command from the controller has no effect). In this case, the running information can indicate that the actuator is active because of a local forced command to on.

A.4.5.5.9 S-7.D/E – Fault

If a fault control signal is used, it shall be D2.

A fault can consist of

- the reaction of a protective device which has produced a tripping operation (overcurrent, motor overheating, phase failure, phase imbalance, underload, etc.),
- an internal failure of the motor control device (starter overheating, welding of a contactor, needs commissioning, power on test failed, etc.),
- a periphery fault (overload of the power supply, loss of power supply, etc.),
- etc.

A warning indication does not produce a fault.

If the device is a electromechanical starter, equipped with break auxiliary contact, the AS-i slave interface should invert the signal so that the fault information is directly used by the controller.

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition
D2	Input	Fault	0	-high-low	No fault
			1	-low-high	Fault

A.4.5.5.10 S-7.D/E – Warning

If a warning indication is used, it shall be D3 or diagnosis parameters.

A warning indication can consist of

- an indication of overcurrent or motor overheating which will cause a trip if it lasts longer,
- etc.

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition
D3	Input	Warning	0	-high-low	No warning
			1	-low-high	Warning

A.4.5.5.11 S-7.D/E – Direction

If a direction indication is used, it shall be D3.

This information is valid only when the device is running.

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition
D3	Input	Direction	0	-high-low	Forward
			1	-low-high	Reverse

Running D1 input controller-level	Direction D3 input controller-level	Meaning
0	0	Not running (stopped)
1	0	Running forward
1	1	Running reverse
0	1	Not used

A.4.5.5.12 S-7.D/E – Special information

The use of D2 and D3 is not restricted to those mentioned above. It may be used to monitor a special function related to the type of device, for example

- signal from auxiliary sensor;
- local / remote control;
- indication of short-circuit trip (differentiation with overload trip);
- etc.

If the motor control device is in remote mode, it accepts the commands from the controller via the bus.

If the motor control device is in local mode, the controller cannot command the device.

The choice local mode / remote mode is generally done:

- by a selector connected (hard-wire) on the device,
- by a keypad located on the device,
- etc.

A combination of fault and warning signals is accepted to differentiate overload trip from short-circuit trip. It should be:

Inputs (controller-level)		Meaning
D2	D3	
0	0	No fault nor warning
0	1	Overload warning
1	0	Overload trip
1	1	Short-circuit trip

A.4.5.5.13 S-7.D/E – Semantics of parameters

The use of parameters is optional.

For the slave conformance to the motor control device profile, the parameter bits P0 to P3 do not have to be used. A master request on parameter bits not used shall always yield an AS-i high level (controller-level 1).

A.4.5.5.14 S-7.D/E – Watchdog

If a parameter is used to enable a watchdog function, monitoring the continuity of the communication activity of the slave, it shall be parameter P0.

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
P0	Parameter	Watch dog function	0	Low	Watchdog disabled
			1	High	Watchdog enabled

The watchdog function shall be realized in such a way that it has a response time larger than 40 ms and sets the actuators inactive or in a predefined state (fallback position).

If the watchdog is disabled, whenever a communication failure occurs, the last command is maintained.

The default controller-value for the parameters of the slaves is 1, which corresponds to an enabled watchdog. So that, if no particular configuration of the parameters is done (for example master with M0 profile), the device will be in a safe configuration regarding most applications.

A.4.5.5.15 S-7.D/E – Fallback

If the fallback position can be configured by a parameter, it shall be parameter P1. The default controller-value for the P1 parameter is 1, which corresponds to a fallback position to off.

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
P0	Parameter	Watchdog function	0	Low	Watchdog disabled
			1	High	Watchdog enabled
P1	Parameter	Fallback position	0	Low	Fallback position to run
			1	High	Fallback position to stop

If there is no possibility to configure the run fallback position (P2, P3, switches or others), it shall be forward.

A.4.5.5.16 S-7.D/E – Extended diagnosis

An extended diagnosis function can be implemented optionally. If it is, it shall be as described below.

When the motor control device or the motor are not in order, which is indicated by

- ready signal (mandatory),
- fault signal (optional),
- warning signal (optional),

the controller can get more details using the extended diagnosis procedure based on input parameters.

Fault and warning are encoded as defined in the table below. The use of any value not defined yet, is not allowed.

Parameter (controller-level)				Meaning
P0	P1	P2	P3	
0	0	0	0	No fault nor warning
0	0	0	1	Overload warning
0	0	1	0	Overload trip
0	0	1	1	Short-circuit trip
0	1	0	0	Switched off (main power switch)
0	1	0	1	Local operation (local / remote selector)

A.4.5.5.17 S-7.D/E – Codes

The I/O code shall be 7_{Hex}.

The ID code shall be

- D_{Hex} for electromechanical motor control devices,
- E_{Hex} for semiconductor motor control devices.

NOTE The motor control devices have to be divided into at least two classes because electromechanical motor control devices provide for an isolation function, but semiconductor motor control devices do not. So, it can be dangerous for the user to interchange products from different classes. The differentiation by the ID code enables the controller to detect hazardous maintenance operations.

The profiles for simple devices such as basic direct on line starters or reversers are very similar in the two classes. But more complex devices require totally different commands and control signals. For example a two-speed motor starter for two separate winding motors will not be defined like a variable speed drive.

To ensure a maximum of interchangeability provided by the extended ID2 code, the D3 optional commands and control signals have to be limited. This can be performed only if these options are related to a restricted class. For ID2 codes see tables below.

A.4.5.5.18 S-7.D/E – Minimum requirements for motor control profile

A minimum set of I/O is required to fulfil the motor control profile. The use of special data is either open (subprofile 0) or defined in the subprofile.

The semantics of the minimum set of I/O data bits is summarized as follows:

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Output	Run command 1	0	High	Motor command 1 off	Mandatory
			1	Low	Motor command 1 on	
D1	Output	Run command 2	0	High	Motor command 2 off	Optional
			1	Low	Motor command 2 on	
D2	Output	Special command 1	0	High	Special command 1 off	Optional
			1	Low	Special command 1 on	
D3	Output	Special command 2	0	High	Special command 2 off	Optional
			1	Low	Special command 2 on	

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Input	Ready	0	Low	Not ready or fault	Mandatory
			1	High	Ready	
D1	Input	Running	0	Low	Not running	Mandatory
			1	High	Running	
D2	Input	Special information 1	0	Low	Special information 1 off	Optional
			1	High	Special information 1 on	
D3	Input	Special information 2	0	Low	Special information 2 off	Optional
			1	High	Special information 2 on	

According to the type of motor control device, the run commands can be different. But they shall be as follows, if listed:

Type of motor control device	D0 run command 1	D1 run command 2
Direct on line starter	Run forward	
Reverser	Run forward	Run reverse
2 speed starter	Run speed 1	Run speed 2
Dual starter	Run starter 1	Run starter 2

The use of parameters is free.

A.4.5.6 S-7.D – Profiles for electromechanical motor control devices

A.4.5.6.1 S-7.D – Profile catalogue

Table A.5 – Profile catalogue of S-7.D profiles

IO conf	ID code	Extended ID code 2	Definition
7	D	0	Motor control device open sub-profile
7	D	1	Electromechanical direct starter
7	D	2	Electromechanical reverser
7	D	3	Electromechanical direct starter with brake
7	D	4	Electromechanical reverser with brake
7	D	5	Electromechanical direct starter with auxiliaries
7	D	6	Electromechanical reverser with auxiliaries
7	D	7 to D	Reserved

A.4.5.6.2 S-7.D – Overview of data

Table A.6 – Overview of data of S-7.D profiles

Profile code	Profile definition	Semantics of I/O							
		Outputs				Inputs			
		D0	D1	D2	D3	D0	D1	D2	D3
7.D.0	Electromechanical motor control device open sub-profile	Run command 1	Run command 2	Free	Free	Ready	Running	Free	Free
7.D.1	Electromechanical direct starter	Run forward	Not used	Not used	Free	Ready	Running	Fault	Free
7.D.2	Electromechanical reverser	Run forward	Run reverse	Not used	Free	Ready	Running	Fault	Free
7.D.3	Electromechanical direct starter with brake	Run forward	Not used	Brake	Free	Ready	Running	Fault	Free
7.D.4	Electromechanical reverser with brake	Run forward	Run reverse	Brake	Free	Ready	Running	Fault	Free
7.D.5	Electromechanical direct starter with auxiliaries	Run forward	Not used	Auxiliary actuator	Free	Ready	Running	Sensor signal	Free
7.D.6	Electromechanical reverser with auxiliaries	Run forward	Run reverse	Auxiliary actuator	Free	Ready	Running	Sensor signal	Free

The use of parameters is free.

A.4.5.6.3 S-7.D – Sub-profiles for electromechanical motor control devices

A.4.5.6.4 S-7.D.0 – Electromechanical motor control device open sub-profile

Extended profile code 7.D.0

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Output	Run command 1	0	High	Motor command 1 off	Mandatory
			1	Low	Motor command 1 on	
D1	Output	Run command 2	0	High	Motor command 2 off	Optional
			1	Low	Motor command 2 on	
D2	Output	Special command 1				Optional
D3	Output	Special command 2				Optional

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Input	Ready	0	Low	Not ready or fault	Mandatory
			1	High	Ready	
D1	Input	Running	0	Low	Not running	Mandatory
			1	High	Running	
D2	Input	Special information 1				Optional
D3	Input	Special information 2				Optional

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition	
P0	Parameter	Special parameter 1				Optional
P1	Parameter	Special parameter 2				Optional
P2	Parameter	Special parameter 3				Optional
P3	Parameter	Special parameter 4				Optional

A.4.5.6.5 S-7.D.1. Electromechanical direct starter

Extended profile code 7.D.1

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Output	Run forward	0	High	Stop motor	Mandatory
			1	Low	Run motor	
D1	Output	Not used				Mandatory
D2	Output	Not used				Mandatory
D3	Output	Special command (fault reset)				Optional

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Input	Ready	0	Low	Not ready or fault	Mandatory
			1	High	Ready	
D1	Input	Running	0	Low	Actuator is inactive	Mandatory
			1	High	Actuator is active	
D2	Input	Fault	0	High	No fault	Mandatory
			1	Low	Fault	
D3	Input	Special information (warning)				Optional

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition	
P0	Parameter	Special parameter 1				Optional
P1	Parameter	Special parameter 2				Optional
P2	Parameter	Special parameter 3				Optional
P3	Parameter	Special parameter 4				Optional

A.4.5.6.6 S-7.D.2. Electromechanical reverser

Extended profile code 7.D.2

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Output	Run forward	0	High	Stop motor in forward direction	Mandatory
			1	Low	Run motor in forward direction	
D1	Output	Run reverse	0	High	Stop motor in reverse direction	Mandatory
			1	Low	Run motor in reverse direction	
D2	Output	Not used				Mandatory
D3	Output	Special command (fault reset)				Optional

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Input	Ready	0	Low	Not ready or fault	Mandatory
			1	High	Ready	
D1	Input	Running	0	Low	Actuator is inactive	Mandatory
			1	High	Actuator is active	
D2	Input	Fault	0	High	No fault	Mandatory
			1	Low	Fault	
D3	Input	Special information (warning)				Optional

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition	
P0	Parameter	Special parameter 1				Optional
P1	Parameter	Special parameter 2				Optional
P2	Parameter	Special parameter 3				Optional
P3	Parameter	Special parameter 4				Optional

A.4.5.6.7 S-7.D.3. Electromechanical direct starter with brake

Extended profile code 7.D.3

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Output	Run forward	0	High	Stop motor	Mandatory
			1	Low	Run motor	
D1	Output	Not used				Mandatory
D2	Output	Brake	0	High	Motor blocked	Mandatory
			1	Low	Motor free	
D3	Output	Special command (fault reset)				Optional

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Input	Ready	0	Low	Not ready or fault	Mandatory
			1	High	Ready	
D1	Input	Running	0	Low	Actuator is inactive	Mandatory
			1	High	Actuator is active	
D2	Input	Fault	0	High	No fault	Mandatory
			1	Low	Fault	
D3	Input	Special information (warning)				Optional

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition	
P0	Parameter	Special parameter 1				Optional
P1	Parameter	Special parameter 2				Optional
P2	Parameter	Special parameter 3				Optional
P3	Parameter	Special parameter 4				Optional

A.4.5.6.8 S-7.D.4. Electromechanical reverser with brake

Extended profile code 7.D.4

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Output	Run forward	0	High	Stop motor in forward direction	Mandatory
			1	Low	Run motor in forward direction	
D1	Output	Run reverse	0	High	Stop motor in reverse direction	Mandatory
			1	Low	Run motor in reverse direction	
D2	Output	Brake	0	High	Motor blocked	Mandatory
			1	Low	Motor free	
D3	Output	Special command (fault reset)				Optional

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Input	Ready	0	Low	Not ready or fault	Mandatory
			1	High	Ready	
D1	Input	Running	0	Low	Actuator is inactive	Mandatory
			1	High	Actuator is active	
D2	Input	Fault	0	High	No fault	Mandatory
			1	Low	Fault	
D3	Input	Special information (warning)				Optional

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition	
P0	Parameter	Special parameter 1				Optional
P1	Parameter	Special parameter 2				Optional
P2	Parameter	Special parameter 3				Optional
P3	Parameter	Special parameter 4				Optional

A.4.5.6.9 S-7.D.5. Electromechanical direct starter with auxiliaries

Extended profile code 7.D.5

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Output	Run forward	0	High	Stop motor	Mandatory
			1	Low	Run motor	
D1	Output	Not used				Mandatory
D2	Output	Auxiliary actuator 1	0	High	Set auxiliary actuator 1 inactive	Mandatory
			1	Low	Set auxiliary actuator 1 active	
D3	Output	Special command (auxiliary actuator 2)				Optional

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Input	Ready	0	Low	Not ready or fault	Mandatory
			1	High	Ready	
D1	Input	Running	0	Low	Actuator is inactive	Mandatory
			1	High	Actuator is active	
D2	Input	Sensor signal 1	0	High	Signal from sensor 1 not detected	Mandatory
			1	Low	Signal from sensor 1 detected	
D3	Input	Special information (sensor signal 2)				Optional

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition	
P0	Parameter	Special parameter 1				Optional
P1	Parameter	Special parameter 2				Optional
P2	Parameter	Special parameter 3				Optional
P3	Parameter	Special parameter 4				Optional

A.4.5.6.10 S-7.D.6. Electromechanical reverser with auxiliaries

Extended profile code 7.D.6

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Output	Run forward	0	High	Stop motor in forward direction	Mandatory
			1	Low	Run motor in forward direction	
D1	Output	Run reverse	0	High	Stop motor in reverse direction	Mandatory
				Low	Run motor in reverse direction	
D2	Output	Auxiliary actuator 1	0	High	Set auxiliary actuator 1 inactive	Mandatory
			1	Low	Set auxiliary actuator 1 active	
D3	Output	Special command (auxiliary actuator 2)				Optional

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Input	Ready	0	Low	Not ready or fault	Mandatory
			1	High	Ready	
D1	Input	Running	0	Low	Actuator is inactive	Mandatory
			1	High	Actuator is active	
D2	Input	Sensor signal 1	0	High	Signal sensor 1 not detected	Mandatory
			1	Low	Signal from sensor 1 detected	
D3	Input	Special information (sensor signal 2)				Optional

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition	
P0	Parameter	Special parameter 1				Optional
P1	Parameter	Special parameter 2				Optional
P2	Parameter	Special parameter 3				Optional
P3	Parameter	Special parameter 4				Optional

A.4.5.7 S-7.E – Profiles for semiconductor motor control devices**A.4.5.7.1 S-7.E – Profile catalogue****Table A.7 – Profile catalogue of S-7.E profile**

IO conf	ID code	Extended ID code 2	Definition
7	E	0	Motor control device open sub-profile
7	E	1	Semiconductor direct starter
7	E	2	Semiconductor reverser
7	E	3	Semiconductor direct starter with brake
7	E	4	Semiconductor reverser with brake
7	E	5	Semiconductor direct starter with auxiliaries
7	E	6	Semiconductor reverser with auxiliaries
7	E	7 to D	Reserved

A.4.5.7.2 S-7.E – Overview of data**Table A.8 – Overview of data of S-7.E profiles**

Profile code	Profile definition	Semantics of I/O							
		Outputs				inputs			
		D0	D1	D2	D3	D0	D1	D2	D3
7.E.0	Semiconductor motor control device open sub-profile	Run command 1	Run command 2	Free	Free	Ready	Running	Free	Free
7.E.1	Semiconductor direct starter	Run forward	Not used	Not used	Free	Ready	Running	Fault	Free
7.E.2	Semiconductor reverser	Run forward	Run reverse	Not used	Free	Ready	Running	Fault	Free
7.E.3	Semiconductor direct starter with brake	Run forward	Not used	Brake	Free	Ready	Running	Fault	Free
7.E.4	Semiconductor reverser with brake	Run forward	Run reverse	Brake	Free	Ready	Running	Fault	Free
7.E.5	Semiconductor direct starter with auxiliaries	Run forward	Not used	Auxiliary actuator	Free	Ready	Running	Sensor signal	Free
7.E.6	Semiconductor reverser with auxiliaries	Run forward	Run reverse	Auxiliary actuator	Free	Ready	Running	Sensor signal	Free

The use of parameters is free.

A.4.5.7.3 S-7.E – Sub-profiles**A.4.5.7.4 S-7.E.0 Semiconductor motor control device open sub-profile**

Extended profile code 7.E.0

Bit	Type for controller	Meaning	Controller -level	As-i-level	Level-definition	
D0	Output	Run command 1	0	High	Motor command 1 off	Mandatory
			1	Low	Motor command 1 on	
D1	Output	Run command 2	0	High	Motor command 2 off	Optional
			1	Low	Motor command 2 on	
D2	Output	Special command 1				Optional
D3	Output	Special command 2				Optional

Bit	Type for controller	Meaning	Controller -level	As-i-level	Level-definition	
D0	Input	Ready	0	Low	Not ready or fault	Mandatory
			1	High	Ready	
D1	Input	Running	0	Low	Not running	Mandatory
			1	High	Running	
D2	Input	Special information 1				Optional
D3	Input	Special information 2				Optional

Bit	Type	Meaning	Controller -level	As-i-level	Level-definition	
P0	Parameter	Special parameter 1				Optional
P1	Parameter	Special parameter 2				Optional
P2	Parameter	Special parameter 3				Optional
P3	Parameter	Special parameter 4				Optional

A.4.5.7.5 S-7.E.1 Semiconductor direct starter

Extended profile code 7.E.1

Bit	Type for controller	Meaning	Controller -level	As-i-level	Level-definition	
D0	Output	Run forward	0	High	Stop motor	Mandatory
			1	Low	Run motor	
D1	Output	Not used				Mandatory
D2	Output	Not used				Mandatory
D3	Output	Special command (fault reset)				Optional

Bit	Type for controller	Meaning	Controller -level	As-i-level	Level-definition	
D0	Input	Ready	0	Low	Not ready or fault	Mandatory
			1	High	Ready	
D1	Input	Running	0	Low	Actuator is inactive	Mandatory
			1	High	Actuator is active	
D2	Input	Fault	0	High	No fault	Mandatory
			1	Low	Fault	
D3	Input	Special information (warning)				Optional

Bit	Type	Meaning	Controller -level	As-i-level	Level-definition	
P0	Parameter	Special parameter 1				Optional
P1	Parameter	Special parameter 2				Optional
P2	Parameter	Special parameter 3				Optional
P3	Parameter	Special parameter 4				Optional

A.4.5.7.6 S-7.E.2 Semiconductor reverser

Extended profile code 7.E.2

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Output	Run forward	0	High	Stop motor in forward direction	Mandatory
			1	Low	Run motor in forward direction	
D1	Output	Run reverse	0	High	Stop motor in reverse direction	Mandatory
			1	Low	Run motor in reverse direction	
D2	Output	Not used				Mandatory
D3	output	Special command (fault reset)				Optional

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Input	Ready	0	Low	Not ready or fault	Mandatory
			1	High	Ready	
D1	Input	Running	0	Low	Actuator is inactive	Mandatory
			1	High	Actuator is active	
D2	Input	Fault	0	High	No fault	Mandatory
			1	Low	Fault	
D3	Input	Special information (warning)				Optional

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition	
P0	Parameter	Special parameter 1				Optional
P1	Parameter	Special parameter 2				Optional
P2	Parameter	Special parameter 3				Optional
P3	Parameter	Special parameter 4				Optional

A.4.5.7.7 S-7.E.3. Semiconductor direct starter with brake

Extended profile code 7.E.3

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Output	Run forward	0	High	Stop motor	Mandatory
			1	Low	Run motor	
D1	Output	Not used				Mandatory
D2	Output	Brake	0	High	Motor blocked	Mandatory
			1	Low	Motor free	
D3	Output	Special command (fault reset)				Optional

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Input	Ready	0	Low	Not ready or fault	Mandatory
			1	High	Ready	
D1	Input	Running	0	Low	Actuator is inactive	Mandatory
			1	High	Actuator is active	
D2	Input	Fault	0	High	No fault	Mandatory
			1	Low	Fault	
D3	Input	Special information (warning)				Optional

Bit	Type	Meaning	Controller -level	As-i- level	Level-definition	
P0	Parameter	Special parameter 1				Optional
P1	Parameter	Special parameter 2				Optional
P2	Parameter	Special parameter 3				Optional
P3	Parameter	Special parameter 4				Optional

A.4.5.7.8 S-7.E.4. Semiconductor reverser with brake

Extended profile code 7.E.4

Bit	Type for controller	Meaning	Controller -level	As-i- level	Level-definition	
D0	Output	Run forward	0	High	Stop motor in forward direction	Mandatory
			1	Low	Run motor in forward direction	
D1	Output	Run reverse	0	High	Stop motor in reverse direction	Mandatory
			1	Low	Run motor in reverse direction	
D2	Output	Brake	0	High	Motor blocked	Mandatory
			1	Low	Motor free	
D3	output	Special command (fault reset)				Optional

Bit	Type for controller	Meaning	Controller -level	As-i- level	Level-definition	
D0	Input	Ready	0	Low	Not ready or fault	Mandatory
			1	High	Ready	
D1	Input	Running	0	Low	Actuator is inactive	Mandatory
			1	High	Actuator is active	
D2	Input	Fault	0	High	No fault	Mandatory
			1	Low	Fault	
D3	Input	Special information (warning)				Optional

Bit	Type	Meaning	Controller -level	As-i- level	Level-definition	
P0	Parameter	Special parameter 1				Optional
P1	Parameter	Special parameter 2				Optional
P2	Parameter	Special parameter 3				Optional
P3	Parameter	Special parameter 4				Optional

A.4.5.7.9 S-7.E.5. Semiconductor direct starter with auxiliaries

Extended profile code 7.E.5

Bit	Type for controller	Meaning	Controller -level	As-i- level	Level-definition	
D0	Output	Run forward	0	High	Stop motor	Mandatory
			1	Low	Run motor	
D1	Output	Not used				Mandatory
D2	Output	Auxiliary actuator 1	0	High	Set auxiliary actuator 1 inactive	Mandatory
			1	Low	Set auxiliary actuator 1 active	
D3	Output	Special command (auxiliary actuator 2)				Optional

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Input	Ready	0	Low	Not ready or fault	Mandatory
			1	High	Ready	
D1	Input	Running	0	Low	Actuator is inactive	Mandatory
			1	High	Actuator is active	
D2	Input	Sensor signal 1	0	High	Signal sensor 1 not detected	Mandatory
			1	Low	Signal from sensor 1 detected	
D3	Input	Special information (sensor signal 2)				Optional

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition	
P0	Parameter	Special parameter 1				Optional
P1	Parameter	Special parameter 2				Optional
P2	Parameter	Special parameter 3				Optional
P3	Parameter	Special parameter 4				Optional

A.4.5.7.10 S-7.E.6. Semiconductor reverser with auxiliaries

Extended profile code 7.E.6

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Output	Run forward	0	High	Stop motor in forward direction	Mandatory
			1	Low	Run motor in forward direction	
D1	Output	Run reverse	0	High	Stop motor in reverse direction	Mandatory
			1	Low	Run motor in reverse direction	
D2	Output	Auxiliary actuator 1	0	High	Set auxiliary actuator 1 inactive	Mandatory
			1	Low	Set auxiliary actuator 1 active	
D3	Output	Special command (auxiliary actuator 2)				Optional

Bit	Type for controller	Meaning	Controller-level	As-i-level	Level-definition	
D0	Input	Ready	0	Low	Not ready or fault	Mandatory
			1	High	Ready	
D1	Input	Running	0	Low	Actuator is inactive	Mandatory
			1	High	Actuator is active	
D2	Input	Sensor signal 1	0	High	Signal sensor 1 not detected	Mandatory
			1	Low	Signal from sensor 1 detected	
D3	Input	Special information (sensor signal 2)				Optional

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition	
P0	Parameter	Special parameter 1				Optional
P1	Parameter	Special parameter 2				Optional
P2	Parameter	Special parameter 3				Optional
P3	Parameter	Special parameter 4				Optional

A.4.6 Dual actuator with feedback (S-B.1)

A.4.6.1 S-B.1 – Definition

This slave profile collects the applications of dual actuators with feedback signals, such as, for example, two-directional pneumatic or hydraulic cylinders, two-directional motors, etc. The actual position or movement of the actuator is indicated by two feedback signals.

A.4.6.2 S-B.1 – Codes

The I/O code shall be B_{Hex}.

The ID code shall be 1_{Hex}.

A.4.6.3 S-B.1 – Semantics of I/O data

The semantic of the I/O data bits is summarized as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
D0	Output	Command actuator 1	0	High	Set actuator 1 inactive
			1	Low	Set actuator 1 active
D1	Output	Command actuator 2	0	High	Set actuator 2 inactive
			1	Low	Set actuator 2 active
D2	Input	Feedback from 1	0	Low	Actuator 1 is inactive
			1	High	Actuator 1 is active
D3	Input	Feedback from 2	0	Low	Actuator 2 is inactive
			1	High	Actuator 2 is active

D0 and D2 shall only be used as command outputs for the actuator 1 and 2, respectively.

D2 and D3 shall only be used for the feedback signals of actuator 1 and 2, respectively. A feedback signal indicating an active actuator always means that the actuator is in action/movement or has reached a defined state/position.

A.4.6.4 S-B.1 – Semantics of parameters

The semantics of the parameter bits is summarized as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
P0	Parameter	Watchdog function	0	Low	Watchdog disabled
			1	High	Watchdog enabled
P1	Parameter	Interlock 1 and 2	0	Low	1 and 2 interlocked
			1	High	No interlock
P2	Parameter	Remote reset	0	Low	Start remote reset
			1	High	Normal operation
P3	Parameter	Special function	0	Low	Special function
			1	High	Basic function

P0 shall only be used to disable a watchdog function monitoring the continuity of the communication activity of the slave.

P1 shall only be used to activate an interlock of the actuators 1 and 2. If P1 is in operation and set to its AS-i low level it shall be prohibited to set both actuators active at the same time. A simultaneous activation of both actuators shall then result in setting both actuators inactive.

P2 shall only be used as remote reset. A remote reset may, for example restart the actuator out of a fault state, set the actuator to a defined initial state/position, etc.

P3 shall only be used to activate special functions, such as, for example timer, speed-up, test, etc.

For a slave to be conform with this profile, the parameter bits P0 to P3 do not have to be used.

A.4.6.5 S-B.1 – Additional requirements

The detailed function of the single data bits and parameter bits used shall be described in the product documentation.

A.4.7 Single actuator with monitoring (S-D.1)

A.4.7.1 S-D.1 – Definition

This slave profile collects the applications of single actuators with extended monitor functions, such as, for example for motor feeders, etc. The state of the actuator may be monitored by up to three bits of information.

A.4.7.2 S-D.1 – Codes

The I/O code shall be D_{Hex} .

The ID code shall be 1_{Hex} .

A.4.7.3 S-D.1 – Semantics of I/O data

The semantic of the I/O data bits is summarized as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
D0	Output	Command	0	High	Set actuator inactive
			1	Low	Set actuator active
D1	Input	Feedback	0	Low	Actuator is inactive
			1	High	Actuator is active
D2	Input	Fault	0	Low	Fault
			1	High	No fault
D3	Input	Availability	0	Low	Not available
			1	High	Available

D0 shall only be used as command output for the actuator.

D1 shall only be used for the feedback signals of the actuator. The feedback signal indicating an active actuator always means that the actuator is in action/movement or it has reached a defined state/position.

D2 shall only be used to indicate a fault condition. The fault messages are the reaction of a protection device and may indicate, for example overload, overtemperature, overcurrent, tripping of a motor, etc.

D3 shall monitor the availability of the actuator only.

A.4.7.4 S-D.1 – Semantics of parameters

The semantics of the parameter bits is summarized as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
P0	Parameter	Watchdog function	0	Low	Watchdog disabled
			1	High	Watchdog enabled
P1	Parameter	Timer	0	Low	Timer enabled
			1	High	Timer disabled

P2	Parameter	Remote reset	0	Low	Start remote reset
			1	High	Normal operation
P3	Parameter	Special function	0	Low	Special function
			1	High	Basic function

P0 shall only be used to disable a watchdog function monitoring the continuity of the communication activity of the slave.

P1 shall only be used to activate a timer function in the actuator.

P2 shall only be used as remote reset. A remote reset may, for example restart the actuator out of a fault state, set the actuator to a defined initial state/position, etc.

P3 shall only be used to activate special functions, such as, for example speed-up, test, etc.

For a slave to be conform with this profile, the parameter bits P0 to P3 do not have to be used.

A.4.7.5 S-D.1 – Additional requirements

The detailed function of the single data bits and parameter bits used shall be described in the product documentation.

A.5 Slave profiles for slaves in extended addressing mode (S-X.A)

A.5.1 Free profiles in extended addressing mode (S-X.A.E)

A.5.1.1 S-X.A.E – Definition

Slaves with free profiles are all the slaves which do not respect the definition of a particular profile. As an example, these are slaves with special communication functions, features or physical realisations for a single unique application. Nevertheless, such slaves have to follow all the AS-i requirements.

A.5.1.2 S-X.A.E – Codes

The I/O code may have any value between 0_{Hex} and E_{Hex} , except 2_{Hex} and A_{Hex} .

The ID code shall be A_{Hex} .

If an ID2 code exists in the slave, it shall be E_{Hex} according to 4.1.4.

NOTE As $ID=A_{\text{Hex}}$ has the special function to allow for A/B-slaves, free profiles for A/B-slaves can only be marked by ID2.

A.5.1.3 S-X.A.E – Semantics of I/O data and parameters

No particular semantics for the I/O data and parameter values are defined.

A.5.1.4 S-X.A.E – Additional requirements

There are no additional restrictions for these slaves.

A.5.2 Remote I/Os in extended addressing mode (S-X.A.0)

A.5.2.1 S-X.A.0 – Definition

These sub-profiles collect all the AS-i-slaves for extended address capabilities which are used as remote I/O ports with no particular meaning of the I/O data bits. Each I/O data bit is an individual remote I/O bit and there is no particular relation between the single bits. The remote I/O ports may be used to connect, for example conventional actuators, 2 and 3 wire sensors and other devices and elements to an AS-i network. These profiles offer to the user the free access to the I/O data at the interface 1 between the AS-i-device and the AS-i-slave, as it is described in this standard. Remote I/O devices may also have ports for energy supply from the AS-i line.

NOTE The profiles S-X.A.0 should also be given to push buttons with or without lamps.

A.5.2.2 S-X.A.0 – Codes

The I/O code may have any value between 0_{Hex} and E_{Hex} , except 2_{Hex} and A_{Hex} .

The ID code shall be A_{Hex} .

The ID2-code shall be 0_{Hex} .

A.5.2.3 S-X.A.0 – Semantics of I/O data

The semantics of the I/O data bits is summarized as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
D0	-	Remote I/O	0	-	-
			1	-	-
D1	-	Remote I/O	0	-	-
			1	-	-
D2	-	Remote I/O	0	-	-
			1	-	-
D3	-	Remote I	0	-	-
			1	-	-

For D0 to D3 no particular semantics exists. There is no particular meaning of the I/O data bits. Each I/O data bit is an individual remote I/O bit and there is no particular relation between the single bits.

D3 is not available as an output.

A.5.2.4 S-X.A.0 – Semantics of parameters

The semantics of the parameter bits is summarized as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
P0	Parameter	Watchdog function	0	Low	Watchdog disabled
			1	High	Watchdog enabled
P1	Parameter	Input filter	0	Low	Input filter on
			1	High	Input filter off
P2	Parameter	Synchronous data I/O mode	0	Low	Synchronous data I/O mode enabled
			1	High	Synchronous data I/O mode disabled
P3	Parameter	Not available			

P0 shall only be used to disable a watchdog function monitoring the continuity of the communication activity of the slave.

The minimum watchdog time shall be equal to or more than 40 ms and the maximum watchdog time shall be less than or equal to 100 ms to set the actuators/outputs inactive.

The parameter P1 may be used to switch on an input filter that suppresses input pulses in all input channels.

For a slave to be conform with this profile, the parameter bits P0, P1 and P2 do not have to be used.

A.5.2.5 S-X.A.0 – Ports and plugs

A.5.2.5.1 S-X.A.0 – Port to the AS-i-line

There are two contacts for the interconnection of the slave to the AS-i-line (ASI+/ASI-). On their realization there are no restrictions in addition to the requirements.

A.5.2.5.2 S-X.A.0 – Port of input data

If a 12 mm or 8 mm plug, according to IEC 60947-5-2, Annex D, is used for the interconnection the plug shall be female with the following pinning:

- pin 1 = (+) power supply;
- pin 2 = input data bit;
- pin 3 = (–) power supply;
- pin 4 = input data bit.

If Pin 2 and Pin 4 are available, Pin 2 and 4 of such a 12 mm or 8 mm plug shall be electrically shunted. The connection shall be built in such a way that it cannot be removed with simple tools.

A.5.2.5.3 S-X.A.0 – Port of output data

If a 12 mm or 8 mm plug, according to IEC 60947-5-2, Annex D, is used for the interconnection, then, for an active output (including energy for e.g. an actuator) the plug shall be female with the following pinning:

- pin 1 = (+) power supply in the case of a npn-logic;
- pin 2 = not connected;
- pin 3 = (–) power supply in the case of a pnp-logic;
- pin 4 = output, parameter, etc.

On the other hand, for an externally powered output (e.g. relay contacts) the plug shall be male with the following pinning:

- pin 1 = change-over contact;
- pin 2 = normally closed (NC) contact;
- pin 4 = normally open (NO) contact.

A.5.2.5.4 S-X.A.0 – Power port

If a 12 mm or 8 mm plug is used for the interconnection of the auxiliary energy or the energy from the AS-i line the plug shall be male for energy input and female for energy output with the following pinning:

- pin 1 = (+) power;
- pin 2 = not used;

- pin 3 = (–) power;
- pin 4 = not used.

A.5.2.6 S-X.A.0 – Marking

On the enclosure the remote I/O ports shall have a clear unique identification of the available ports, such as I/O data bits and energy supply from the AS-i-system, as well as a clear identification of the pnp- or npn- logic used for the ports.

The ports for the 4 I/O data bits D0 to D3 shall be marked by the numbers 1 to 4. In general, for the unique identification of the ports a single letter may be used, such as, for example I for input data, O for output data, etc. Only capital letters shall be used. The letters A, B, and P are reserved for antivalent I/Os, bidirectional I/Os, and parameter outputs, respectively.

A.5.2.7 S-X.A.0 – Additional requirements

For pnp-logic, the voltage levels and currents at the ports of a remote I/O device shall conform to IEC 61131-2, input port. For npn-logic, the same IEC 61131-2 shall be used accordingly.

The value of the time delay for an I/O signal between the state change at the port of a remote I/O device and the availability on the AS-i line shall be less than 5 ms for input data and 20 ms for output data. The actual value of the time delay shall be given in the product documentation.

As an option, the remote I/O output ports may have an integrated watchdog function monitoring the continuity of the communication. Such a watchdog function, however, shall not have a response time less than 40 ms. In the product documentation, it must be stated whether the remote I/O ports contain a watchdog function or not.

NOTE For remote I/O ports with an auxiliary energy supply, the availability, overload, or short cut, etc. of the auxiliary energy may be monitored by electronic means. If such a monitor function is used, it should be realized either by using the local reset function of the slave, which inhibits the communication to the master, and/or the periphery fault bit. The use of this monitor function in the remote I/O ports should be stated in the product documentation.

A.5.3 Single sensor with extended control (S-3.A.1)

A.5.3.1 S-3.A.1 – Definition

This profile collects the applications of single binary sensors with an increased functionality, i.e. to use different sensor monitor and control functions and allows a binary parametrization of the sensor.

A.5.3.2 S-3.A.1 – Codes

The I/O-configuration shall be 3_{Hex}.

The ID-code shall be A_{Hex}.

The ID-code 2 shall be 1_{Hex}.

A.5.3.3 S-3.A.1 – Semantics of I/O data

The semantic of the I/O data bits is summarized as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
D0	Input	Sensor function	0	Low	Physical signal not detected
			1	High	Physical signal detected

D1	Input	Warning	0	Low	Warning on
			1	High	Warning off
D2	Output	Test	0	High	Test function inactive
			1	Low	Test function active
D3	--	Not available for data			

D0 shall only be used as input for the status of the switching element in the sensor, the term “physical signal” in the column “level definition” being defined in Clause A.2.

D1 shall only be used as a warning signal. It indicates that the sensor is working, but, has a reduced functionality or needs an inspection.

D2 shall start a functional test of the sensor only.

The availability of the sensor shall be monitored. A device failure shall be signalled via the periphery fault bit of the status register.

For a slave to be conform with this profile, the data bits D1 to D2 do not have to be in operation. A master request on input data bits not used shall always yield an AS-i high level.

A.5.3.4 S-3.A.1 – Semantics of parameters

A.5.3.4.1 S-3.A.1 – Inductive proximity switches

For inductive proximity switches, the semantics of the parameter bits is summarized as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
P0	Parameter	Timer	0	Low	Timer function on
			1	High	Timer function off
P1	Parameter	Inversion of D0	0	Low	Inversion of D0
			1	High	D0 as specified
P2	Parameter	Special function	0	Low	Special function
			1	High	Basic function
P3	--	Not available			

P0 shall only be used to activate a timer function.

P1 shall only be used to invert the level-definition of D0.

P2 shall only be used to set a special function of the sensor. Such a function may be, for example a special mode, a teach-in, a reset of the sensor, etc.

For a slave to be conform with this profile, the parameter bits P0 to P2 do not have to be used.

A.5.3.4.2 S-3.A.1 – Photoelectric proximity switches

For photoelectric proximity switches, the semantics of the parameter bits is summarized as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
P0	Parameter	Working frequency	0	Low	Low working frequency
			1	High	High working frequency
P1	Parameter	Inversion of D0	0	Low	Inversion of D0
			1	High	D0 as specified
P2	Parameter	Special function	0	Low	Special function
			1	High	Basic function
P3	--	Not available			

P0 shall only be used to change the working frequency of the sensor.

P1 shall only be used to invert the level-definition of D0.

P2 shall only be used to set a special function of the sensor. Such a function may be, for example a special mode, a teach-in, a reset of the sensor, etc.

For a slave to be conform with this profile, the parameter bits P0 to P2 do not have to be used.

A.5.3.4.3 S-3.A.1 – Level switches

For level switches ,the semantics of the parameter bits is summarized as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
P0	Parameter	Time delay	0	Low	Timer function on
			1	High	Timer function off
P1	Parameter	Sensitivity 1	0	Low	Low sensitivity 1
			1	High	High sensitivity 1
P2	Parameter	Sensitivity 2	0	Low	Low sensitivity 2
			1	High	High sensitivity 2
P3	--	Not available			

P0 shall only be used to switch the timer function of the sensor on or off.

P1 and P2 shall only be used to set the sensitivity of the level switch according to the following:

P2	P1	Sensitivity level
0	0	Lowest sensitivity
0	1	Low sensitivity
1	0	High sensitivity
1	1	Highest sensitivity

For a slave to be conform with this profile, the parameter bits P0 to P2 may not be used.

A.5.3.4.4 S-3.A.1 – Other sensors

For other sensors, the semantics of P0 to P2 are under consideration. At the moment, this profile may be applied, but the parameters P0 to P2 shall not be used.

A.5.3.5 S-3.A.1 – Additional requirements

The detailed functions of the single data bits, the periphery fault bit and the parameter bits used for a particular sensor shall be described in the product documentation of the sensor.

A.5.4 Remote I/Os with dual-signals in extended addressing mode (S-0.A.2, S-3.A.2, S-7.A.2, S-8.A.2, S-B.A.2)

A.5.4.1 S-X.A.2 – Definition

These slave sub-profiles use the extended address capabilities and comprise the applications of one or two binary sensors or actuators which have two data signals each. The slave profiles offer the possibility to use a single monitor function for each sensor or actuator, such as, for example, a warning, a failure message, a breakdown signal, etc. The slaves profiles include also remote I/O devices for the connection of conventional antivalent output sensors to the AS-i line or split connection (Y) for inputs and outputs.

A.5.4.2 S-X.A.2 – Codes

The I/O code shall be 0_{Hex}, 3_{Hex}, 7_{Hex}, 8_{Hex} and B_{Hex}.

The ID code shall be A_{Hex}.

The ID2-code shall be 2_{Hex}.

A.5.4.3 S-X.A.2 – Semantics of I/O data

A.5.4.3.1 X = 0 (4 inputs)

The semantics of the I/O data bits is summarized as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
D0	Input	Sensor 1	0	Low	Physical signal not detected
			1	High	Physical signal detected
D1	Input	Monitor signal 1	0	Low	Warning/failure
			1	High	Normal operation
D2	Input	Sensor 2	0	Low	Physical signal not detected
			1	High	Physical signal detected
D3	Input	Monitor signal 2	0	Low	Warning/failure
			1	High	Normal operation

D0 and D2 shall only be used as input signals from the switching elements of sensor 1 and 2, respectively, the term 'physical signal' in the column "level definition" being defined in Clause A.2. If the slave is a remote I/O port to which the two sensors may be connected, then the terms 'physical signal detected' and "physical signal not detected" shall be replaced by "switching element in the (external) sensor closed" and "switching element in the (external) sensor open", respectively.

D1 and D3 shall only be used as monitor signal for the sensor 1 and 2, respectively. The monitor signals may indicate, for example when the corresponding sensor has a reduced functionality, is in a critical state or faulty, gives a warning, needs an inspection, etc.

The monitor signals D1 and D3 may also be the antivalent signals to the sensor function signals D0 and D2, respectively. Then, the semantic of the data bits shall be as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
D0	Input	Sensor 1	0	Low	Physical signal not detected
			1	High	Physical signal detected
D1	Input	Sensor 1	0	Low	Physical signal detected
			1	High	Physical signal not detected
D2	Input	Sensor 2	0	Low	Physical signal not detected
			1	High	Physical signal detected
D3	Input	Sensor 2	0	Low	Physical signal detected
			1	High	Physical signal not detected

A.5.4.3.2 X = 3, 7, 8, B

If the slave is a remote I/O port to which sensors/actuators may be connected, then the semantic of the data bits shall be as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
D0	-	Remote I/O	0	-	-
			1	-	-
D1	-	Remote I/O	0	-	-
			1	-	-
D2	-	Remote I/O	0	-	-
			1	-	-
D3	-	Remote I	0	-	-
			1	-	-

For D0 to D3 no particular semantics exists but in a common port or plug only the combination of D0/D1 or D2/D3 is allowed. There is no particular meaning of the I/O data bits. Each I/O data bit is an individual remote I/O bit and there is no relation between the single bits.

D3 is not available as an output.

A.5.4.4 S-X.A.2 – Semantics of parameters

The semantics of the parameter bits is summarized as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
P0	Parameter	Watchdog function	0	Low	Watch dog disabled
			1	High	Watch dog enabled
P1	Parameter	Input filter	0	Low	Input filter on
			1	High	Input filter off
P2	Parameter	Synchr. Data IO Mode	0	Low	Synchr. Data IO Mode enabled
			1	High	Synchr. Data IO Mode disabled
P3	Parameter	Not available			

P0 shall only be used to disable a watchdog function monitoring the continuity of the communication activity of the slave.

The minimum watchdog time shall be equal to or more than 40 ms and the maximum watchdog time shall be less than or equal to 100 ms to set the actuators/outputs inactive.

The parameter P1 may be used to switch on an input filter that suppresses input pulses in all input channels.

For a slave to be conform with this slave profile, the parameter bits P0, P1 and P2 may not be used.

A.5.4.5 S-X.A.2 – Ports and plugs**A.5.4.5.1 S-X.A.2 – Port to the AS-i-line**

There are two contacts for the interconnection of the slave to the AS-i-line (ASI+/ASI-). On their realization there are no restrictions in addition to the requirements.

A.5.4.5.2 S-X.A.2 – Port of input data

If a 12 mm or 8 mm plug, according to IEC 60947-5-2, Annex D, is used for the interconnection, the plug shall be female with the following pinning:

- pin 1 = (+) power supply;
- pin 2 = input data bit D1 or D3;
- pin 3 = (–) power supply;
- pin 4 = input data bit D0 or D2.

NOTE Only the combinations D0/D1 or D2/D3 are allowed.

Appendant to each plug, a second plug is allowed to provide more universal connection possibilities. This plug shall be female with the following pinning:

- pin 1 = (+) power supply;
- pin 2 = not used;
- pin 3 = (–) power supply;
- pin 4 = input data bit D1 or D3.

A.5.4.5.3 S-X.A.2 – Port of output data

If a 12 mm or 8 mm plug, according to IEC 60947-5-2, Annex D, is used for the interconnection, then, for an active output (including energy for e.g. an actuator) the plug shall be female with the following pinning:

- pin 1 = (+) power supply in the case of a npn-logic;
- pin 2 = output D1;
- pin 3 = (–) power supply in the case of a pnp-logic;
- pin 4 = output D0 or D2.

NOTE Only the combinations D0/D1 are allowed.

Appendant to each plug, a second plug is allowed to provide more universal connection possibilities. This plug shall be female with the following pinning:

- pin 1 = (+) power supply;
- pin 2 = not used;
- pin 3 = (–) power supply;
- pin 4 = output D1.

A.5.4.5.4 S-X.A.2 – Power port

If a 12 mm or 8 mm plug is used for the interconnection of the auxiliary energy or the energy from the AS-i line the plug shall be male for energy input and female for energy output with the following pinning:

- pin 1 = (+) power;
- pin 2 = not used;
- pin 3 = (–) power;
- pin 4 = not used.

A.5.4.6 S-X.A.2 – Marking

On the enclosure the remote I/O ports shall have a clear unique identification of the available ports, such as I/O data bits and energy supply from the AS-i system, as well as a clear identification of the pnp- or npn- logic used for the ports.

The ports for the 4 I/O data bits D0 to D3 shall be marked by the numbers 1 to 4. In general, for the unique identification of the ports a single letter may be used, such as, for example I for input data, O for output data, etc. Only capital letters shall be used. The letters A, B, and P are reserved for antivalent I/Os, bidirectional I/Os, and parameter outputs, respectively.

A.5.4.7 S-X.A.2 – Additional requirements

For pnp-logic, the voltage levels and currents at the ports of a remote I/O device shall conform to IEC 61131-2, input port. For npn-input the same IEC 61131-2 shall be used accordingly.

The value of the time delay for an I/O signal between the arrival at the port of a remote I/O device and the availability on the AS-i line shall be less than 5 ms for input data and 20 ms for output data. The actual value of the time delay shall be given in the product documentation.

As an option, the remote I/O output ports may have an integrated watchdog function monitoring the continuity of the communication. Such a watchdog function, however, shall not have a response time less than 40 ms. In the product documentation, it must be stated whether the remote I/O ports contain a watchdog function or not.

NOTE For remote I/O ports with an auxiliary energy supply, the availability, overload, or shortcut, etc. of the auxiliary energy may be monitored by electronic means. If such a monitor function is used it should be realized either by using the local reset function of the slave, which inhibits the communication to the master and/or the periphery fault bit. The use of this monitor function in the remote I/O ports should be stated in the product documentation.

A.6 Slave profiles for slaves with combined transaction support

A.6.1 Slave profile for combined transaction type 1 (S-7.1, analogue profile)

NOTE This profile has been replaced by profile S-7.3. It is not recommended to use this profile for new developments.

A.6.2 Extended slave profile for combined transaction type 1 (S-7.2, extended analogue profile)

NOTE This profile has been replaced by profile S-7.4. It is not recommended to use this profile for new developments.

A.6.3 Slave profile for combined transaction type 1 (S-7.3, integrated analogue profile)

A.6.3.1 S-7.3 – General

Slave profile S-7.3 is especially designed to support the transfer of analogue values in the firmware of AS-i Masters. Furthermore, it allows the data exchange of digital two byte values with sensors and actuators. Profile S-7.3 permits the AS-i master to present the data of AS-i analogue sensors in the same way as with conventional analogue input-/output modules. To achieve this it defines the data length and format for the analogue values to be transferred.

It uses the combined transaction type 1 as specified in 5.7.2 for data transfer.

NOTE The fixed data format allows fast and easy transfer of analogue data to or from the controller in the same data format as with conventional analogue I/O cards. The fixed data length has the advantage, that the data length does not have to be configured for each slave by the user. Furthermore, error handling and implementation of algorithms are simplified. The main advantage of integrating the transfer of analogue values in the firmware of AS-i-masters is the increase of speed of data transfer and the easier handling for the user.

A.6.3.2 S-7.3 – Codes

The I/O code shall be 7_{Hex}.

The ID code shall be 3_{Hex}.

The extended ID-Code 2 shall be used as defined in Figure A.1:

I3	I2	I1	I0		
I3	I2	I1	I0		
← 4 Bit Information →					

I3	I2	I1	I0	Definition	Restriction
X	X	0	0	Slave has 1 channel	
X	X	0	1	Slave has 2 channels	
X	X	1	0	Slave has 4 channels	
1	1	1	1	Slave has 4 channels	Only for slaves that do not support extended ID1/2 code
X	0	X	X	Transparent mode	
X	1	X	X	Transfer of analogue values	
0	X	X	X	Output slave	
1	X	X	X	Input slave	

Figure A.1 – Definition of the extended ID2 code bits for S-7.3

A.6.3.3 S-7.3 – Semantics of I/O data and parameters

The semantics of the I/O data bits are given in 5.7.2.1. The use of the parameter bits is optional and shall be stated in the product documentation.

A.6.3.4 S-7.3 – Ports and plugs

A.6.3.4.1 S-7.3 – Port to the AS-i-line

There are two contacts for the interconnection of the slave to the AS-i-line (ASI+/ASI-). On their realization there are no restrictions in addition to the requirements.

A.6.3.4.2 S-7.3 – Port of input data

If a 12 mm plug, according to IEC 60947-5-2, Annex D, is used for the interconnection the plug shall be female with the following recommended pinning:

Voltage/current input

- pin 1 = (+) power supply;
- pin 2 = positive current/voltage input;
- pin 3 = (–) power supply;
- pin 4 = negative current/voltage input;
- pin 5 = functional earth (optional).

Resistance input, e.g. Pt100

- pin 1 = positive current output;

- pin 2 = positive voltage input;
- pin 3 = negative current output;
- pin 4 = negative voltage input;
- pin 5 = functional earth (optional).

A.6.3.4.3 S-7.3 – Port of output data

If a 12 mm plug, according to IEC 60947-5-2, Annex D, is used for the interconnection, then, for an active output (including energy for e.g. an actuator) the plug shall be female with the following recommended pinning:

- pin 1 = positive current/voltage output;
- pin 2 = not connected;
- pin 3 = negative current/voltage output;
- pin 4 = output, parameter, etc.
- pin 5 = functional earth (optional).

A.6.3.4.4 S-7.3 – Power port

If a 12 mm or 8 mm plug is used for the interconnection of the auxiliary energy or the energy from the AS-i line, the plug shall be male for energy input and female for energy output with the following pinning:

- pin 1 = (+) power;
- pin 2 = not used;
- pin 3 = (–) power,
- pin 4 = not used.

A.6.3.5 S-7.3 – Additional requirements

The data is transferred in portions of 3 bit data plus a control bit K as specified in 5.7.2.3. The upper line denotes the information sent from the data sink, the lower line the corresponding response from the data source.

Extension bits	User information data												Add. info bits
1 1 1	1 0 1	1 0 0	0 1 1	0 1 0	0 0 1	0 0 0	0 0 0	0 0 0	0 0 0	0 0 0	0 0 0	0 0 0	0 0 0
E3 E2 E1	D16 D15 D14	D13 D12 D11	D10 D9 D8	D7 D6 D5	D4 D3 D2	D1	O	V					

NOTE The data in this table is shown at controller level. On the AS-i line, the master requests will be transmitted in inverted form.

In/output data are transferred from the slave to the AS-i Master and from the AS-i Master to the slave as binary number, represented by a two's complement value. As the most significant bit D16 of this number is also the sign bit (for analogue values) no additional sign bit is necessary.

The data width is fixed to 16 net data bits D1 ... D16, three multiplex bits E1... E3 and O,V. The sequence always starts with the multiplex bits and ends with the additional information bits (from left to right as shown above). The data request "K110" is omitted.

E3, E2, E1 indicate the address of the in/output data channel in form of a binary number. If the slave have more than one channel, the in/output data of the channels are transferred cyclically and the corresponding channel No. is assigned via E3, E2, E1.

The additional information bits have the following meaning (controller level):

- O = overflow (0 means value in the measuring range, 1 means value out of range);
- V = valid (1 means valid value, 0 means not valid value).

The maximum number of channels is restricted to 4. Overflow is used for analogue input slaves, and may optionally also be used for transparent input slaves. For output slaves the AS-i Master sets the overflow bit always to zero.

A.6.3.6 AS-7.3 – Data representation

Slaves of profile S-7.3 may transfer analogue values or digital two byte values (transparent mode). The data representation and data handling is different for these two types of slaves.

A.6.3.6.1 S-7.3 – Slaves with transparent mode

Slaves with transparent mode may be input or output slaves. They transfer digital two byte values from/to the AS-i-Master. These values may be for example counter values or digital input / outputs.

There is no under range/over range or out of range for transparent values.

A.6.3.6.2 Default value for transparent input slaves

When one of the following conditions occur the AS-i Master will set the input data of a transparent input channel to the default value 0000_{Hex}:

- after initialization of the AS-i Master no valid data transfer according to profile S-7.3 has been accomplished for this channel;
- slave is not in List of Active Slaves (LAS);
- the AS-i Master has detected a toggle bit error for this input slave (see 5.7.2.6).
- the last data transfer for this channel was finished with valid bit set to “0”;

By means of that it indicates to the controller that the measurement value is invalid.

A.6.3.6.3 S-7.3 – Analogue slaves

Data of S-7.3 analogue input / output slaves are represented as two's complement values with a fixed length of 16 data bits. For sensors / actuators which need less resolution the least significant bits are filled with zeros.

Example:

Data bit #	D16	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1
16 bit analogue value	0	1	0	0	0	1	1	0	0	1	1	1	0	0	1	1
12 bit analogue value	0	1	0	0	0	1	1	0	0	1	1	1	0	0	0	0
8 bit analogue value	0	1	0	0	0	1	1	0	0	0	0	0	0	0	0	0

As data is represented as two's complement values bit D16 represents the sign bit.

A.6.3.6.4 Measurement range of analogue slaves

Example for the value range of an analogue input slave:

Units		Range	Remarks
Decimal	Hexadecimal		
32767	7FFF _{Hex}	Out of range	Overflow bit set
32511	7EFF _{Hex}	Over range (optional)	Analogue value is still valid, but as it is out of nominal range it may have a wider tolerance than in nominal range
27649	6C01 _{Hex}		
27648	6C00 _{Hex}	Nominal range	Measurement value meets the specified tolerance
-27648	9400 _{Hex}		
-27649	93FF _{Hex}	Under range (optional)	Analogue value is still valid, but as it is out of nominal range it may have a wider tolerance than in nominal range
-32512	8100 _{Hex}		
-32768	8000 _{Hex}	Out of range	Overflow bit set

The possible measurement range is from 8001_{Hex} to 7FFE_{Hex}. The limits of nominal range, over range and under range depend on the specific slave implementation. There may also be implementations that use the full possible nominal range from 8001_{Hex} to 7FFE_{Hex} and do not implement under range/over range.

8000_{Hex} always represents underflow, 7FFF_{Hex} represents always overflow condition.

The overflow bit shows that the measurement value is not valid (overflow or underflow).

A.6.3.6.5 Default value for analogue input slaves

When one of the following conditions occurs the AS-i Master will set the input data of an analogue input channel to the default value 7FFF_{Hex}:

- after initialization of the AS-i Master, no valid data transfer according to profile S-7.3 has been accomplished for this channel;
- the slave is not in List of Active Slaves (LAS);
- the AS-i Master has detected a toggle bit error for this input slave (see 5.7.2.6);
- the last data transfer for this channel was finished with valid bit set to “0”;
- the overflow bit is set;

In this way, it indicates to the controller that the measurement value is invalid.

A.6.4 Extended slave profile for combined transaction type 1 (S-7.4, Extended integrated analogue profile)

A.6.4.1 S-7.4 – General

Slave profile S-7.4 uses the identical mechanism for data transfer as profile S-7.3 for analogue slaves. Additionally, it defines a slave with four bit mode (4I/4O). Profile S-7.4 is especially designed for integrated support in AS-i-Masters. In addition to profile S-7.3, it offers extended functions, among other things to load parameter sets into the slave for the operation of more complex slaves.

It uses the combined transaction type 1 as specified in 5.7.2 for data transfer.

NOTE The extended functions are defined identically to the functions in profile S-7.2.

Transmission and dynamic response are controlled by means of operator control of the controller functions (AS interface master calls) in the controller itself or by means of a master featuring an extended scope of functions.

A.6.4.2 S-7.4 – Codes

The I/O code shall be 7_{Hex}.

The ID code shall be 4_{Hex}.

The extended ID-Code 2 shall be used as defined in Figure A.2:

I3	I2	I1	I0	
I3	I2	I1	I0	
← 4 Bit Information →				

I3	I2	I1	I0	Definition	Restriction
X	1	0	0	Slave has 1 channel	
X	1	0	1	Slave has 2 channels	
X	1	1	0	Slave has 4 channels	
1	1	1	1	Slave has 4 channels	Only for slaves that do not support extended ID1/2 code
0	0	0	0	4 Bit mode (4I / 4O)	
0	1	X	X	Output slave	
1	1	X	X	Input slave	

Figure A.2 – Definition of the extended ID2 code bits for S-7.4

A.6.4.3 S-7.4 – Semantics of I/O data and parameter bits

The semantics of the I/O data bits and of the parameter bits are given in 5.7.2.1. The implementation of the functions assigned to the parameter nibbles F_{Hex} and D_{Hex} are mandatory, the others are optional and shall be stated in the manufacturer's product documentation.

A.6.4.4 S-7.4 – Ports and plugs

A.6.4.4.1 S-7.4 – Port to the AS-i-line

There are two contacts for the interconnection of the slave to the AS-i-line (ASI+/ASI-). On their realization there are no restrictions in addition to the requirements.

A.6.4.4.2 S-7.4 – Port of input data

If a 12 mm plug, according to IEC 60947-5-2, Annex D, is used for the interconnection, the plug shall be female with the following recommended pinning:

Voltage/current input:

- pin 1 = (+) power supply;
- pin 2 = positive current/voltage input;
- pin 3 = (–) power supply;
- pin 4 = negative current/voltage input;
- pin 5 = functional earth (optional).

Resistance input, for example Pt100:

- pin 1 = positive current output;
- pin 2 = positive voltage input;

- pin 3 = negative current output;
- pin 4 = negative voltage input;
- pin 5 = functional earth (optional).

A.6.4.4.3 S-7.4 – Port of output data

If a 12 mm plug, according to IEC 60947-5-2, Annex D, is used for the interconnection, then, for an active output (including energy for e.g. an actuator) the plug shall be female with the following recommended pinning:

- pin 1 = positive current/voltage output;
- pin 2 = not connected;
- pin 3 = negative current/voltage output;
- pin 4 = output, parameter, etc.
- pin 5 = functional earth (optional).

A.6.4.4.4 S-7.4 – Power port

If a 12 mm or 8 mm plug is used for the interconnection of the auxiliary energy or the energy from the AS-i line, the plug shall be male for energy input and female for energy output with the following pinning:

- pin 1 = (+) power;
- pin 2 = not used;
- pin 3 = (–) power;
- pin 4 = not used.

A.6.4.5 S-7.4 – Additional requirements

The data is transferred in portions of 3 bit data plus a control bit K as specified in 5.7.2.3. The upper line denotes the information sent from the data sink, the lower line the corresponding response from the data source.

Extension bits	User information data						Add. info bits
1 1 1	1 0 1	1 0 0	0 1 1	0 1 0	0 0 1	0 0 0	
E3 E2 E1	D16 D15 D14	D13 D12 D11	D10 D9 D8	D7 D6 D5	D4 D3 D2	D1	O V

NOTE The data in this table is shown at controller level. On the AS-i line, the master requests will be transmitted in inverted form.

Measured variables are transferred from the slave to the AS-i Master and from the AS-i Master to the slave as a binary number, represented by a two's complement value. As the most significant bit D16 of this number is also the sign bit (for analogue values) no additional sign bit is necessary.

The data width is fixed to 16 net data bits D1 ... D16, three multiplex bits E1... E3 and O,V. The sequence always starts with the multiplex bits and ends with the additional information bits (from left to right as shown above). The data request "K110" is omitted.

E3, E2, E1 indicate the address (the measuring channel) in the form of a binary number. If the slave measures a variable on several channels, the measuring values of the channels are transferred cyclically and the corresponding channel No. is allotted via E3, E2, E1.

The additional information bits have the following meaning (controller level):

- O = overflow (0 means value in the measuring range, 1 means value out of range)

- V = valid (1 means valid value, 0 means not valid value)

The maximum number of channels is restricted to 4. Overflow is used for analogue input slaves.. For output slaves the AS-i Master sets the overflow bit always to zero.

A.6.4.6 S-7.4 – Data representation

Slaves of profile S-7.4 may transfer analogue values, digital two byte values (transparent mode) or 4I/4O data. The data representation and data handling is different for these three types of slaves.

A.6.4.6.1 S-7.4 – Slaves with transparent mode

Slaves with transparent mode may be input or output slaves. They transfer digital two byte values from/to the AIDI/AODI of the AS-i-Master. These values may be, for example counter values or digital input / outputs.

There is no under range/over range or out of range for transparent values.

A.6.4.6.2 Default value for transparent input slaves

When one of the following conditions occurs, the AS-i Master will set the input data of an transparent input channel to the default value 0000_{Hex}:

- after initialization of the AS-i Master, no valid data transfer according to profile S-7.4 has been accomplished for this channel;
- the slave is not in List of Active Slaves (LAS);
- the AS-i Master has detected a toggle bit error for this input slave (see 5.7.2.6);
- the last data transfer for this channel was finished with valid bit set to “0”.

By means of that, it indicates to the controller that the measurement value is invalid.

A.6.4.6.3 S-7.4- Analogue slaves

Data of S-7.4 analogue input / output slaves are represented as two's complement values with a fixed length of 16 data bits. For sensors / actuators which need less resolution, the least significant bits are filled with zeros.

Example:

Data bit #	D16	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1
16 bit analogue value	0	1	0	0	0	1	1	0	0	1	1	1	0	0	1	1
12 bit analogue value	0	1	0	0	0	1	1	0	0	1	1	1	0	0	0	0
8 bit analogue value	0	1	0	0	0	1	1	0	0	0	0	0	0	0	0	0

As data is represented as two's complement values, bit D16 represents the sign bit.

A.6.4.6.4 Measurement range of analogue slaves

Example for the value range of an analogue input slave:

Units		Range	Remarks
Decimal	Hexadecimal		
32767	7FFF _{Hex}	Out of range	Overflow bit set
32511	7EFF _{Hex}	Over range (optional)	Analogue value is still valid, but as it is out of nominal range, it may have a wider tolerance than in nominal range
27649	6C01 _{Hex}		
27648	6C00 _{Hex}	Nominal range	Measurement value meets the specified tolerance
-27648	9400 _{Hex}		
-27649	93FF _{Hex}	Under range (optional)	Analogue value is still valid, but as it is out of nominal range, it may have a wider tolerance than in nominal range
-32512	8100 _{Hex}		
-32768	8000 _{Hex}	Out of range	Overflow bit set

The possible measurement range is from 8001_{Hex} to 7FFE_{Hex}. The limits of nominal range, over range and under range depend on the specific slave implementation. There may also be implementations that use the full possible nominal range from 8001_{Hex} to 7FFE_{Hex} and do not implement under range/over range.

8000_{Hex} always represents underflow, 7FFF_{Hex} represents always overflow condition.

The overflow bit shows that the measurement value is not valid (overflow or underflow).

A.6.4.6.5 Default value for analogue input slaves

When one of the following conditions occur the AS-i Master will set the input data of an analogue input channel to the default value 7FFF_{Hex}:

- after initialization of the AS-i Master no valid data transfer according to profile S-7.4 has been accomplished for this channel M;
- the slave is not in List of Active Slaves (LAS);
- the AS-i Master has detected a toggle bit error for this input slave (see 5.7.2.6);
- the last data transfer for this channel was finished with valid bit set to “0”;
- the overflow bit is set.

By means of that, it indicates to the controller that the measurement value is invalid.

A.6.4.6.6 S-7.4 – Slaves with 4 Bit mode

Data of S-7.4 4I/4O slaves is exchanged with the IDI and ODI of the master. The meaning of the data bits shall be stated in the manufacturer's documentation.

A.6.4.7 S-7.4 – Identification of slaves

In profile S-7.4, three types of slaves are possible:

- analogue slaves (input/output);
- slaves that transfer 16 bit digital values (transparent mode);
- slaves with 4 Bit mode (4I/4O).

The type is identified by the E-Type field of the ID string of the slave.

A.6.4.7.1 S-7.4 – Analogue slaves (E-type = 1)

For analogue slaves according to profile S-7.4, the transfer of analogue data is handled identically to the data transfer of analogue slaves of profile S-7.3 (see A.4.4.3). The E-type in the ID string of this slave shall be set to the value 1 (see below).

Additionally, analogue slaves of profile S-7.4 support the extended functions like Read ID string, etc. (see below).

A.6.4.7.2 S-7.4 – Slaves in transparent mode (E-type = 2)

Instead of transferring analogue values with profile S-7.4, it is optionally possible to transfer digital 16 bit input or output values. In this case, the E-type in the ID string of this slave shall be set to the value 2 (see below).

A.6.4.7.3 S-7.4 – Slaves with 4 bit mode (E-type = 3)

Slaves belonging to this type are capable of offering all S-7.4 functions. When transferring user information data, however, they do not use the triple transfer described in conformity with S-7.3 but, instead, as with a normal 4I/4O slave the user information data is transferred with a maximum width of 4 bits. This type is mainly encountered in slaves that only exchange up to 4 bits of digital information during normal operation. Extensive settings and an extended scope of functions are possible by the transfer of parameter sets.

If a slave with a 4 Bit mode is not in the list of activated slaves (LAS) the AS-i Master sets the corresponding input value in its input process image to 0_{Hex}.

A.6.4.8 S-7.4 – Read ID, Read Diagnosis, Read and Write Parameter

If the normal data transfer cycle is to be interrupted to insert a Read ID, Read Diagnosis, Read or Write Parameter, the master and slave shall follow the sequence described in 5.7.2.5.

A.6.4.8.1 S-7.4 – Read ID string from slave

With this function, the ID string is read out of the slave by the master.

The data structures used are defined below. The maximum length of the ID string in profile S-7.4 is limited to 219 Bytes. It is recommended to limit the ID String to a length of 33 Bytes to allow an easier handling in the AS-i Master.

NOTE This function is identical with the corresponding function of profile S-7.2

For a S-7.4.0 slave (4I/4O) the master shall ensure the binary output is valid immediately after the parameter response is "1111_{Bin}" if the optional parameter call "1110_{Bin}" (End of Communication) is used.

For an S-7.4.0 slave (4I/4O) the master shall change the data to binary output 30 ms after the parameter response is "1111_{Bin}" at the latest if the optional parameter call "1110_{Bin}" (End of Communication) is not used.

In case of a 7.4.0 slave (4I/4O) and if there was no parameter call "1110_{Bin}" or the parameter call "1110_{Bin}" was not answered by the slave, the slave shall not use the master's output data until 60 ms after it answered the parameter request "1111_{Bin}" with "1111_{Bin}".

If there was a parameter call "1110_{Bin}" which was answered by the slave with "1110_{Bin}" within 1 ms, the master's output data is valid immediately after the parameter call "1111_{Bin}".

The slave shall answer the first data request after it answered the parameter request “1111_{Bin}” with “1111_{Bin}” with valid input data.

The identification block (ID string) that can be read out of the slave provides information about its operating behaviour.

The block is structured as follows:




Figure A.3 – Data structure of the ID string (S-7.4)

A.6.4.8.2 S-7.4 – Description of the objects in the ID string

MUX

Shows the number of multiplexed channels of the slave. The number of the channels shall always be set as "Number = MUX number + 1"

Object name	id_mux	
Object length	3 bits	
Value range	0 – 3	
Meaning	0	Slave has one channel
	1	Slave has 2 channels
	2	Slave has 3 channels
	3	Slave has 4 channels

E-Type

Specifies the slave type in relation to its functional behaviour and structuring of the user information data. It is used to classify the S-7.4 slaves.

Object name	id_e_type	
Object length	5 bits	
Value range	0 – 31	
Meaning	1	Transfer of analogue values
	2	Transfer of 16 bit digital values
	3	Four bit mode (4I/4O-Operation)
	0; 4-31	Reserved for later applications

I/O

This bit indicates whether the slave offers outputs or inputs during user information data transfer.

Object name	id_io	
Object length	1 bit	
Value range	0 – 1	
Meaning	0	Transfer user information data from the slave to the controller (input)
	1	Transfer user information data from the controller to the slave (output)

2D

This bit indicates whether or not double data transfer is supported. Note S-7.4 slaves support only single data transfer.

Object name	id_2d	
Object length	1 bit	
Value range	0 – 1	
Meaning	0	Single data transfer

DT_START

Indicates with which data triple a normal data transfer (triple sequence) has to begin. In profile S-7.4, data length is fixed to 16 data bits and OV.

Object name	id_dt_start	
Object length	3 bits	
Value range	5	
Meaning	5	From D16 + OV

DT_COUNT

Indicates which quantity of triples can be transferred during a normal data transfer after the DT start triple. In profile S-7.4, DT quantity is fixed to 5.

Object name	id_dt_count	
Object length	3 bits	
Value range	5	
Meaning	5	Number of triples transferred (without the last triple with D1, O,V)

EDT_READ

Reserved for future extensions. This shall be assigned 0 until it is finally defined.

Object name	id_edt_read	
Object length	3 bits	
Value range	0	
Meaning	0	Function not available

EDT_WRITE

Reserved for future extensions. This shall be assigned 0 until it is finally defined.

Object name	id_edt_write	
Object length	3 bits	
Value range	0	
Meaning	0	Function not available

X bits

These reserved bits are currently not used and shall not be used otherwise.

Object name	id_x	
Object length	1 bit	
Value range	0	Reserved
Meaning	0	Permanently set to 0

DIAG

This bit indicates whether or not the slave offers the possibility of reading the diagnostic string.

Object name	id_diag	
Object length	1 bit	
Value range	0 – 1	
Meaning	0	Function not available; Parameter changeover shall not be used
	1	Diagnostic string is available

F – Follow bit

This bit indicates whether or not the string to be transferred has a further triple sequence for reading.

Object name	id_f	
Object length	1 bit	
Value range	0 – 1	
Meaning	0	No further triple sequence; end of string
	1	Further triple sequence available; string not yet ended

V – Valid bit

This bit indicates whether the previously transferred triple sequence was valid or contained errors. In the event of an error, the complete sequence shall be discarded.

Object name	id_v	
Object length	1 bit	
Value range	0 – 1	
Meaning	0	Triple sequence invalid
	1	Triple sequence valid

Read number of parameter bytes

This byte specifies how many parameter bytes the slave provides for read access and is the upper limit. The actual number during a string transfer is determined by the Follow bit.

Object name	id_p_count_read	
Object length	8 bits	
Value range	0 – 219	
Meaning	0	Function not available; parameter changeover shall not be used
	N	Number of parameter bytes that can be read

Write number of parameter bytes

This byte specifies how many parameter bytes the slave provides for write access and is the upper limit. The actual number during a string transfer is determined by the Follow bit.

Object name	id_p_count_write	
Object length	8 bits	
Value range	0 – 219	
Meaning	0	Function not available; parameter changeover shall not be used
	N	Number of parameter bytes that can be written

Manufacturer code

This byte contains a manufacturer code (Vendor ID) The vendor ID shall not equal 0 and is assigned by the authority. The code shall be specified on the slave's documentation.

Object name	id_vendor	
Object length	8 bits	
Value range	0 – 255	
Meaning	0	Reserved
	1 – 254	Code for member companies
	255	Group code for all non-members

Device identifier

These bytes contain a device identifier, which respective manufacturers may assign themselves. Management of the device ID and definition of its meaning are the responsibility of the manufacturer. The code is specified on the slave's documentation.

Object name	id_device	
Object length	14 bits	
Value range	0 –	
Meaning	N	To be defined by the manufacturer

A.6.4.8.3 S-7.4 – Read diagnostic string from slave

The diagnostic string, which can be read out of the slave, offers diagnostic information to support detailed troubleshooting.

NOTE This function is identical with the corresponding function defined in profile S-7.2.

The maximum length of the diagnostic string in profile S-7.4 is limited to 220 Bytes user data (i.e. the length of the diagnostic string is 330 Bytes). It is recommended to limit the diagnostic string to a length of 32 Bytes user data to allow an easier handling in the AS-i Master.

A.6.4.8.4 S-7.4 – Data structure of the diagnostic string

The diagnostic string, which can be read out of the slave, offers diagnostic information to support detailed troubleshooting. As the contents of this string depends considerably on the respective slave and its functions, only the external structure of the string is defined. Structuring and the meanings of the objects it contains depend on the respective slave and are given in its description.

The block is structured as follows:




Figure A.4 – Data structure of the diagnostic string (S-7.4)

A.6.4.8.5 S-7.4 – Description of the objects in the diagnostic string

X bits

These reserved bits are currently not used and shall not be used otherwise.

Object name	id_x	
Object length	1 bit	
Value range	0	Reserved
Meaning	0	Permanently set to 0

F – Follow bits

This bit indicates whether the string to be transferred has a further triple sequence for reading.

Object name	id_f	
Object length	1 bit	
Value range	0 – 1	
Meaning	0	No further triple sequence; end of string
	1	Further triple sequence available; string not yet ended

V – Valid bit

This bit indicates whether the previously transferred triple sequence was valid or contained errors. In the event of an error, the complete sequence shall be discarded.

Object name	id_v	
Object length	1 bit	
Value range	0 – 1	
Meaning	0	Triple sequence invalid
	1	Triple sequence valid

A.6.4.8.6 S-7.4 – Read parameter string

With this function, the parameter string is read out of the slave by the master.

The data structures used are defined below. The maximum length of the ID string in profile S-7.4 is limited to 220 Bytes. It is recommended to limit the ID String to a length of 32 Bytes to allow an easier handling in the AS-i Master.

A.6.4.8.7 S-7.4 – Data structure of the parameter string

The parameter string, which can be read from written to the slave, contains operating information and operating settings for the slave. As the contents of this string depend very considerably on the respective slave and its functions, only the external structure of the string is defined. The structuring of the objects it contains and their meanings depend on the respective slave and are given in its description.

The block is structured as follows:




Figure A.5 – Data structure of the parameter string (S-7.4)

A.6.4.8.8 S-7.4 – Description of the objects in the parameter string

X bits

These reserved bits are currently not used and shall not be used otherwise.

Object name	id_x	
Object length	1 bit	
Value range	0	Reserved
Meaning	0	Permanently set to 0

F – Follow bits

This bit indicates whether the string to be transferred has a further triple sequence for reading.

Object name	id_f	
Object length	1 bit	
Value range	0 – 1	
Meaning	0	No further triple sequence; end of string
	1	Further triple sequence available; string not yet ended

V – Valid bits

This bit indicates whether the previously transferred triple sequence was valid or contained errors. In the event of an error, the complete sequence shall be discarded.

Object name	id_v	
Object length	1 bit	
Value range	0 – 1	
Meaning	0	Triple sequence invalid
	1	Triple sequence valid

A.6.4.8.9 S-7.4 – Write parameter string

This function is used to write the complete parameter string from the master to the slave. The string transfer is finished by the slave. For details see 5.7.2.3. and Table 10.

The maximum length of the parameter string in profile S-7.4 is limited to 220 Bytes. It is recommended to limit the parameter string to a length of 32 Bytes to allow an easier handling in the AS-i Master.

Note that the parameter string is stored non-volatile in S-7.4 slaves.

For an S-7.4.0 slave (4I/4O) the master shall ensure that the binary output is valid immediately after the parameter response is “1111_{Bin}” if the optional parameter call “1110_{Bin}” (End of Communication) is used.

For an S-7.4.0 slave (4I/4O) the master shall change the data to binary output 30 ms after the parameter response is “1111_{Bin}” at the latest if the optimal parameter call “1110_{Bin}” (End of Communication) is not used.

In the case of a 7.4.0 slave (4I/4O) and if there was no parameter call “1110_{Bin}” or the parameter call “1110_{Bin}” was not answered by the slave, the slave shall not use the master’s output data until 60 ms after it answered the parameter request “1111_{Bin}” with “1111_{Bin}”.

If there was a parameter call “1110_{Bin}” which was answered by the slave with “1110_{Bin}” within 1 ms, the master’s output data is valid immediately after the parameter call “1111_{Bin}”. The slave shall answer the first data request after it answered the parameter request “1111_{Bin}” with “1111_{Bin}” with valid input data.

A.6.4.9 Error handling

If the AS-i master is switching over from the normal data cycle to extended functions (Read ID-string, read diagnosis, read / write parameter string) the AS-i Master may interrupt the normal data cycle immediately, that means it is not necessary for the master to terminate a running triple transfer for an analogue value. The slave detects the parameter telegram and shall resynchronize its triple transfer mechanism again.

A.6.5 Slave profiles for combined transaction type 2 (S-7.5.5, S-7.A.5, S-B.A.5)

A.6.5.1 General

The profiles S-7.A.5 and S-7.5.5 are intended for "combined field devices", i.e. AS-i slaves that have digital inputs/outputs as well as serial inputs/outputs. The digital inputs and/or

outputs may be used to transmit switching signals (similar to profile S-1.1). The serial interface may be used to exchange device identification, complex configuration and parameter data, detailed diagnosis information and digital input and/or output data (similar to profile S-7.4).

The profile S-B.A.5 is intended for “serial field devices” that have only serial inputs/outputs.

The serial interface is a full duplex data channel with a minimum capacity of approx. 100 baud in each direction for standard slaves and 50 baud for slaves in extended address mode.

With this profile, it shall be possible to support the integration of AS-i slaves into FDT/DTM (Field Device Tool / Device Type Manager) applications and into OPC (Object Linking and Embedding for Process Control) environments.

Slaves with profile S-7.A.5 or S-B.A.5 shall be capable to work in the extended addressing mode, slaves with profile S-7.5.5 shall be capable to work in standard addressing mode according to this standard.

It uses the combined transaction type 2 as specified in 5.7.3 for data transfer.

A.6.5.2 Codes

The following code combinations shall support combined transaction type 2:

Combined field device in standard address mode: I/O code 7_{Hex}, ID code 5_{Hex}, ID2 code 5_{Hex}.

Combined field device in extended address mode: I/O code 7_{Hex}, ID code A_{Hex}, ID2 code 5_{Hex}.

Serial communication field device in extended address mode: I/O code B_{Hex}, ID code A_{Hex}, ID2 code 5_{Hex}.

A.6.5.3 Definition of I/O data and parameter bits

The meaning of the I/O bits is:

Bit	Type	Meaning	Controller level	As-interf. level	Level-definition
D0	In	Digital data in	0	Low	(not available in S-B.A.5)
			1	High	
D1	In	Digital data in	0	Low	(not available in S-B.A.5)
			1	High	
D2	In	Serial clock in	0	Low	Data bit is valid
			1	High	Data bit is invalid
D3	In	Serial data in	0	Low	Information bit from slave to master: 0
			1	High	Information bit from slave to master: 1
D0	Out	Serial clock out	0	High	Data bit is invalid
			1	Low	Data bit is valid
D1	Out	Serial data out	0	High	Information bit from master to slave: 0
			1	Low	Information bit from master to slave: 1
D2	Out	Digital data out	0	High	(not available in S-B.A.5)
			1	Low	
D3	Out	Digital data out	0	High	(not available in S-B.A.5 and S-7.A.5)
			1	Low	

For the inputs D0 and D1 and the output D2 and D3, no particular semantics exists. There is no particular meaning of these I/O bits defined in this profile. Each of these I/O data bits is an individual remote I/O bit and there is no particular relation between the single bits.

The inputs D2, D3 and the outputs D0, D1 are used as full duplex serial data communication channels according to the specification given below.

It is recommended to use the parameter bits according to the following:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
P0	Parameter Out	Watchdog function	0	Low	Watchdog disabled
			1	High	Watchdog enabled
P1	Parameter Out	Input filter	0	Low	Input filter on
			1	High	Input filter off
P2	Parameter Out	---	0	Low	
			1	High	
P3	Out	---	0	Low	(not available in S-B.A.5 and S-.A.5)
			1	High	

The parameter P0 out shall only be used to disable a watchdog function monitoring the continuity of the communication activity of the slave. The watchdog shall be used to determine the behaviour of outputs (digital and/or analogue) in case of interruption of the communication: if the watchdog is enabled, the outputs shall change to a default state; if the watchdog is disabled the outputs shall remain in their respective state.

The parameter P1 out shall only be used to switch on an input filter (digital and/or analogue inputs).

For a slave to be conform with this slave profile the parameters P0 and/or P1 may not be used.

A.6.5.4 Data structure and objects

The data transferred with this transaction type is byte-granular. The data information is headed by a command/response byte which may be followed by one or several data bytes:

command/response	[data]

If the data type has a length of more than one byte, the most significant byte is sent first.

The commands shown in Table A.9 are defined as follows:

Table A.9 – Commands for combined transaction type 2

Code	Command/response	Data
0 _{Dec}	Get cyclic data from slave	Followed by 1...8 byte of data (mandatory only if data exists)
1 _{Dec}	Put cyclic data to slave	Followed by 1...8 byte of data (mandatory only if data exists)
16 _{Dec}	Acyclic standard read service request	Followed by index, length
80 _{Dec}	Acyclic standard read service response	Followed by data
144 _{Dec}	Acyclic standard read service response not ok	Followed by standard error code
18 _{Dec}	Acyclic Vendor specific read service request	Followed by index, length
82 _{Dec}	Acyclic Vendor specific read service response	Followed by data
146 _{Dec}	Acyclic Vendor specific read service response not ok	Followed by standard error code

Code	Command/response	Data
17 _{Dec}	Acyclic standard write service request	Followed by index, length and data
81 _{Dec}	Acyclic standard write service response	
145 _{Dec}	Acyclic standard write service response not ok	Followed by standard error code
19 _{Dec}	Acyclic Vendor specific write service request	Followed by index, length and data
83 _{Dec}	Acyclic Vendor specific write service response	
147 _{Dec}	Acyclic Vendor specific write service response not ok	Followed by standard error code

For a slave to be conform with this slave profile, commands apart from those defined above may not be implemented. Further commands are under consideration.

Every service request shall be confirmed by the respective response. Cyclic data is sent without confirmation. It is not allowed to open more than one unconfirmed request at any one time.

Upon start of the communication, the master shall first read the ID object and shall set up the analogue input data image and the analogue output data image according to the information given in byte 4 of the ID object. The cyclic input data of an A-slave is copied into channel 0 and 1 of the respective slave addresses and the cyclic input data of a B-slave into channel 2 and 3. The data of channel 0 and 1 of the analogue output data image is transferred to the A-slave, the data of channel 2 and 3 to the B-slave. In the case of single byte data, the high byte of the analogue input/output data image is used.

The acyclic read and write services use the following data structure:

Table A.10 – Acyclic write service request (Type 2)

Byte	Bits: (0-7 for byte constructions; 0-15 for word constructions)							
	7	6	5	4	3	2	1	0
0	Code							
1	Index							
2	Length (1...(x-2))							
3...x	Data							

Table A.11 – Acyclic read service request (Type 2)

Byte	Bits: (0-7 for byte constructions; 0-15 for word constructions)							
	7	6	5	4	3	2	1	0
0	Code							
1	Index							
2	Length (1...x)							

Table A.12 – Acyclic write service response (Type 2)

Byte	Bits: (0-7 for byte constructions; 0-15 for word constructions)							
	7	6	5	4	3	2	1	0
0	Code							

Table A.13 – Acyclic read service response (Type 2)

Byte	Bits: (0-7 for byte constructions; 0-15 for word constructions)							
	7	6	5	4	3	2	1	0
0	Code							
1...x	Data							

NOTE 1 It is recommended to use values less than or equal to 32 for the variable x.

A timeout condition occurs when a time of more than 1 s elapses between the end of the service request and the beginning of the respective response. In this case, the master shall signal this condition to the controller. If a slave receives a second request without having responded to the first, it shall interrupt its acyclic serial communication.

There is no timeout for cyclic data transfers defined. This allows both master and slave to transmit data cyclically or event driven. If master and/or slave transmit data event driven only, they shall transmit their data at least once after having read the ID object to initialise the analogue input data image of the master and/or the output data of the slave.

The length information shall be handled by master and slave in the following way: If the master requests a data length of more bytes than are defined in the slave, the slave may return the maximum number of defined bytes and then end the transmission. If the master requests less bytes than defined in the slave, the slave shall send as many bytes as requested and then end transmission.

Table A.14 – List of index 0 (mandatory): ID object (R)

Byte	Bits: (0-7 for byte constructions; 0-15 for word constructions)							
	15	14	13	12	11	10	9	8
	7	6	5	4	3	2	1	0
0	Vendor ID (high)							
1								
2	Device ID (high)							
3								
4	0: output analogue; 1: output trans-parent	000 _{Bin} : no output 001 _{Bin} : 1 byte output 010 _{Bin} : 1 word output 011 _{Bin} : 2 words output 100 _{Bin} : 3 words output 101 _{Bin} : 4 words output 110 _{Bin} to 111 _{Bin} : reserved	0: input analogue; 1: input trans-parent	000 _{Bin} : no input 001 _{Bin} : 1 byte input 010 _{Bin} : 1 word input 011 _{Bin} : 2 words input 100 _{Bin} : 3 words input 101 _{Bin} : 4 words input 110 _{Bin} to 111 _{Bin} : reserved				
5 to 31	Vendor defined							

NOTE 2 For profiles S-7.A.5 and S-B.A.5, the identifiers for 3 or 4 words should not be used.

NOTE 3 If analogue input and/or analogue output is selected, the input and/or output should be 1 word in INT format for compatibility reasons with profiles S-7.3 and S-7.4.

Table A.15 – List of index 1 (mandatory): diagnosis object (R)

Byte	Bits: (0-7 for byte constructions; 0-15 for word constructions)							
	7	6	5	4	3	2	1	0
0	Standard diagnostic code							
1 to 31	vendor defined							

The vendor ID shall not equal 0 and is assigned by the authority. The product ID and the optional vendor defined data (e.g. serial number of the device) is assigned by the manufacturer

The vendor ID together with the product ID identifies the Device Profile which defines the format, length and content of all information that may be exchanged between the device and the network and the behaviour of the device.

The standard error code is defined as follows:

Error code	Meaning
0	No error
1	Illegal index
2	Illegal length
3	Request not implemented
4	Busy (request was not executed completely within time frame; try again later)

The standard diagnostic code is defined as follows:

Diagnostic code	Meaning
0	No error
255	General error

The vendor defined diagnostic code is optional.

Slaves are not allowed to issue any acyclic service without previous request of the master. If a slave wants to transmit diagnostic data, it may set the Peripheral Fault flag. The controller then shall issue an acyclic read service request for the diagnostic object.

It is recommended that device profiles are defined according to IEC 61915.

A.6.5.5 Additional requirements

If the "combi field device" is a general purpose input module and uses M12 connectors, according to IEC 60947-5-2, Annex D, the plug it is recommended to use the following pinning:

- pin 1 = (+) power supply;
- pin 2 = analogue input (voltage or current);
- pin 3 = (–;) power supply;
- pin 4 = binary input;
- pin 5 = GND (optional).

A.6.6 Slave profiles for combined transaction type 3 (S-7.A.7, S-7.A.A)

A.6.6.1 General

A.6.6.1.1 S-7.A.7

Slave profile S-7.A.7 is intended for 4I/4O slaves in extended addressing mode.

It uses the combined transaction type 3 as specified in 5.7.4 for data transfer.

A.6.6.1.2 S-7.A.A

Slave profile S-7.A.A is intended for 8I/8O slaves in extended addressing mode.

It uses the combined transaction type 3 as specified in 5.7.4 for data transfer.

A.6.6.2 Codes

The I/O configuration shall be 7_{Hex} .

The ID code shall be A_{Hex} .

The Extended ID2 code shall be 7_{Hex} in the case of the 4I/4O slave and A_{Hex} in the case of the 8I/8O slave.

The Extended ID1 code shall be 7_{Hex} (fixed value) in the case of the 4I/4O slave. The Extended ID1 code shall be 7_{Hex} (fixed value) in the case of the 8I/8O slave with non-consistent input and output data. The Extended ID1 code shall be 6_{Hex} (fixed value) in the case of the 8I/8O slave with consistent input and output data.

NOTE The fixed value of ID1 code allows more detailed further extensions of this profile.

A.6.6.3 Semantics of I/O data bits**A.6.6.3.1 S-7.A.7**

The meaning of the I/O bits is:

Bit	Type	Meaning	Controller level	As-i-level	Level-definition
D3	Input	Remote in	0	Low	
			1	High	
D2	Input	Remote in	0	Low	
			1	High	
D1	Input	Remote in	0	Low	
			1	High	
D0	Input	Remote in	0	Low	
			1	High	
D3	Output	(used for extended address)			
D2	Output	Output Multiplex-bit D0/D1 D2/D3	0	High	D0/D1-values transferred
			1	Low	D2/D3-values transferred
D1	Output	D1 if D2=1 D3 if D2=0	0	High	
			1	Low	
D0	Output	D0 if D2=1 D2 if D2=0	0	High	
			1	Low	

At the ports of a slave for D0 to D3 no particular semantics exist. There is no particular meaning of these I/O bits defined in this profile. Each of these I/O data bits is an individual remote I/O bit and there is no particular relation between the single bits.

For further information, see the manufacturer's documentation. The prolonged refresh period for the outputs shall be stated in the documentation. Dependent from the implementation in the slave, all four outputs may operate simultaneously or not simultaneously. The kind of implementation shall be stated in the manufacturers documentation.

A.6.6.3.2 S-7.A.A

The meaning of the I/O bits is:

Bit	Type	Meaning	Controller level	As-i-level	Level-definition
D3	Input	Input Multiplex Bit 1	0	Low	
			1	High	
D2	Input	Input Multiplex Bit 0	0	Low	
			1	High	
D1	Input	Remote in	0	Low	
			1	High	
D0	Input	Remote in	0	Low	
			1	High	
D3	Output	(used for extended address)			
D2	Output	Inverted Input Multiplex Bit 0 of previous data transfer	0	High	
			1	Low	
D1	Output	Remote out	0	High	
			1	Low	
D0	Output	Remote out	0	High	
			1	Low	

At the ports of a slave for D0 to D7 no particular semantics exist. There is no particular meaning of these I/O bits defined in this profile. Each of these I/O data bits is an individual remote I/O bit and there is no particular relation between the single bits.

In case of interruption of the communication or other errors the data shall be set to default 00_{Hex}.

For further information, see the manufacturer's documentation. The prolonged refresh period for the inputs and outputs shall be stated in the documentation. Dependent from the implementation in the slave, all eight outputs may operate simultaneously or not simultaneously. The kind of implementation shall be stated in the manufacturer's documentation.

A.6.6.4 Semantics of parameters

It is recommended to use the parameter bits as follows:

Bit	Type	Meaning	Controller -level	As-i- level	Level-definition
P0	Parameter	Watchdog function	0	Low	Watchdog disabled
			1	High	Watchdog enabled
P1	Parameter	Input filter	0	Low	Input filter on
			1	High	Input filter off
P2	Parameter	---	0	Low	---
			1	High	---
P3	Parameter	Not available			

The meaning of P2 will be defined later.

P0 shall only be used to disable a watchdog function monitoring the continuity of the communication activity and alternation of the information bit I2 of the slave.

The minimum watchdog time (communication activity) shall be equal to or more than 40 ms and the maximum watchdog time shall be less than or equal to 100 ms to set the actuators/outputs inactive.

The parameter P1 may be used to switch on an input filter that suppresses input pulses in all input channels.

For a slave to be conform with this profile, the parameter bits P0 to P2 do not have to be used.

A.6.6.5 Ports and plugs

A.6.6.5.1 Port to the AS-i-line

There are two contacts for the interconnection of the slave to the AS-i-line (ASI+/ASI-). On their realization there are no restrictions in addition to the specifications.

A.6.6.5.2 Port of input data

If a 12 mm or 8 mm plug, according to IEC 60947-5-2, Annex D, is used for the interconnection, the plug is recommended to be female with the following pinning:

- pin 1 = (+) power supply;
- pin 2 = input data bit,
- pin 3 = (–) power supply;

- pin 4 = input data bit.

If Pin 2 and Pin 4 are available, Pin 2 and 4 of such a 12 mm or 8 mm plug is recommended to be electrically bridged. The bridge is recommended to be built in such a way that it cannot be removed with simple tools.

A.6.6.5.3 Port of output data

If a 12 mm or 8 mm plug, according to IEC 60947-5-2, Annex D, is used for the interconnection, then, for an active output (including energy for e.g. an actuator) the plug is recommended to be female with the following pinning:

- pin 1 = (+) power supply in the case of a npn-logic;
- pin 2 = not connected;
- pin 3 = (–) power supply in the case of a pnp-logic;
- pin 4 = output, parameter, etc.

On the other hand, for a passive output (e.g. relay contacts) the plug is recommended to be male with the following pinning:

- pin 1 = change-over contact;
- pin 2 = normally closed (NC) contact;
- pin 4 = normally open (NO) contact.

A.6.6.5.4 Power port

If a 12 mm or 8 mm plug is used for the interconnection of the auxiliary energy or the energy from the AS-i line the plug is recommended to be male for energy input and female for energy output with the following pinning:

- pin 1 = (+) power;
- pin 2 = not used;
- pin 3 = (–) power;
- pin 4 = not used.

A.6.6.6 Marking

On the enclosure the remote I/O ports shall have a clear unique identification of the available ports, such as I/O data bits and energy supply from the AS-i-system, as well as a clear identification of the pnp- or npn-logic used for the ports.

The ports for the 4 I/O data bits D0 to D3 are recommended to be marked by the numbers 1 to 4. In general, for the unique identification of the ports a single letter may be used, such as, for example I for input data, O for output data, etc. Only capital letters shall be used. The letters A, B, and P are reserved for antivalent I/Os, bidirectional I/Os, and parameter outputs, respectively.

A.6.6.7 Additional requirements

In case of pnp-logic, it is recommended that the voltage levels and currents at the ports of a remote I/O device are in accordance with IEC 61131-2 input port. For the npn-logic, the same IEC 61131-2 shall be used accordingly.

The value of the time delay for an I/O signal between the arrival at the port of a remote I/O device and the availability on the AS-i line is recommended to be less than 5 ms for input data (for 4I/4O slaves) or 40 ms (for 8I/8O slaves) and 40 ms for output data. The actual value of the time delay shall be given in the product documentation.

As an option, the remote I/O output ports may have an integrated watchdog function monitoring the continuity of the communication. Such a watchdog function, however, shall not have a response time less than 40 ms. In the product documentation, it shall be stated whether the remote I/O ports contain a watchdog function or not.

NOTE For remote I/O ports with an auxiliary energy supply, the availability, overload, or short circuit, etc. of the auxiliary energy may be monitored by electronic means. If such a monitor function is used, it should be realized either by using the local reset function of the slave, which inhibits the communication to the master, and/or the periphery fault bit. The use of this monitor function in the remote I/O ports should be stated in the product documentation.

A.6.7 Slave profiles for combined transaction type 4 (S-7.A.8, S-7.A.9)

A.6.7.1 General

This profile offers the possibility of transmitting up to 16 bit data from the slave in extended addressing mode to the master. One output bit may be used as binary output of a slave or to switch over between two input channels. It uses the combined transaction type 4 as specified in 5.7.5 for data transfer.

The extended ID1 code determines the format and the length of the data.

A.6.7.2 Codes

The I/O code shall be 7_{Hex}.

The ID code shall be A_{Hex}.

The ID2 code shall be 8_{Hex} for the single channel slave with a 1 bit digital output and 9_{Hex} for the dual channel slave.

The extended ID-Code 1 shall be used as shown in Figure A.6:

	S-7.A.8:	S-7.A.9:
ID1 (Hex)	Definition	Definition
0	Not allowed	Slave transmits 14 bit analogue value(s)
1	Not allowed	Slave transmits 14 bit analogue value(s)
2	Not allowed	Slave transmits 14 bit analogue value(s)
3	Slave transmits 8 bit transparent data	Slave transmits 14 bit analogue value(s)
4	Slave transmits 12 bit transparent data	Slave transmits 14 bit analogue value(s)
5	Slave transmits 16 bit transparent data	Slave transmits 14 bit analogue value(s)
6	Slave transmits 12 bit analogue value	Slave transmits 12 bit analogue value(s)
7	Slave transmits 14 bit analogue value	Slave transmits 14 bit analogue value(s)

Figure A.6 – Definition of the extended ID1 code bits for S-7.A.8 and S-7.A.9

The ID-Code 1 is fixed in S-7.A.8 and may be user definable in S-7.A.9.

A.6.7.3 Semantics of I/O data and parameters

The semantics of the I/O data bits and of the parameter bits are given in 5.7.5.1. The use of the parameter bits is optional and shall be stated in the product documentation.

A.6.7.4 Ports and plugs

If a 12 mm plug, according to IEC 60947-5-2, Annex D, is used for the interconnection, the plug shall be female with the following recommended pinning.

Voltage/current input:

- pin 1 = (+) power supply;
- pin 2 = positive current/voltage input;
- pin 3 = (–) power supply;
- pin 4 = negative current/voltage input;
- pin 5 = functional earth (optional).

Resistance input, for example Pt100:

- pin 1 = positive current output;
- pin 2 = positive voltage input;
- pin 3 = negative current output;
- pin 4 = negative voltage input;
- pin 5 = functional earth (optional).

1 bit digital port (S-7.A.8 only):

- pin 1 = (+) power supply in the case of a npn logic;
- pin 2 = not connected;
- pin 3 = (–) power supply in the case of a pnp logic;
- pin 4 = output;
- pin 5 = functional earth (optional).

Combined port (S-7.A.8 only):

- pin 1 = (+) power supply;
- pin 2 = analogue input (voltage, current or temperature);
- pin 3 = (–) power supply;
- pin 4 = output;
- pin 5 = functional earth (optional).

A.6.7.5 Additional requirements

Slaves that support combined transaction type 4 may transfer analogue values or digital values (transparent mode). The data representation and data handling is different for these two types of slaves.

A.6.7.5.1 Slaves with transparent mode

Slaves with transparent mode transfer digital values of 8, 12 or 16 bit length to the AS-i-Master. These values may be, for example counter values or digital inputs. Non-transferred bits are filled with 0 by the master.

Example:

Data bit #	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
16 bit transparent	0	1	0	0	0	1	1	0	0	1	1	1	0	1	1	0
12 bit transparent	0	1	0	0	0	1	1	0	0	1	1	1	0	0	0	0
8 bit transparent	0	1	0	0	0	1	1	0	0	0	0	0	0	0	0	0

There is no under range/over range or out of range for transparent values.

A.6.7.5.2 Default value for transparent input slaves

When one of the following conditions occur, the AS-i Master will set the input data of an transparent input channel to the default value 0_{Hex}:

- after initialization of the AS-i Master, no valid data transfer according to combined transaction type 4 has been accomplished for this channel;
- slave is not in List of Active Slaves (LAS).

If applicable, the master signals to the controller via a valid bit that the measurement value is invalid.

A.6.7.5.3 Analogue slaves

Data of analogue input slaves are represented as two's complement values with a fixed length of 12 or 14 data bits. For sensors which need less resolution the least significant nibbles are not transmitted. These are filled with 0 by the master.

Example:

Data bit #	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
14 bit analogue value	0	1	0	0	0	1	1	0	0	1	1	1	0	0	0	0
12 bit analogue value	0	1	0	0	0	1	1	0	0	1	1	1	0	0	0	0

As data is represented as two's complement values, bit D15 represents the sign bit.

If the extended ID Code 1 is set to 7_{Hex} the analogue data is transferred in 4 consecutive cycles. Bit D1 in the last cycle contains the overflow bit and Bit D0 the status bit.

If the extended ID Code 1 is set to 6_{Hex} the analogue data is transferred in 3 consecutive cycles. The master shall request the overflow bit and the status bit in the fourth cycle only if the slave data signals overflow (7FF_{Hex}) or underflow (800_{Hex}).

The additional information bits have the following meaning:

Bit	Meaning	Controller-level	As-i-level	Level-definition
D1	Overflow	0	Low	Value within measuring range
		1	High	Value out of measuring range
D0	Status	0	Low	Status not ok
		1	High	Status ok

A.6.7.5.4 Measurement range of analogue slaves

Examples for the value range of an analogue input slave.

Units (controller, 16 bit)		Units (slave, 12 bit)		Range	Remarks
Decimal	Hexadecimal	Decimal	Hexadecimal		
32767	7FFF _{Hex}	2047	7FF _{Hex}	Out of range	Overflow bit set
32736	7FE0 _{Hex}	2046	7FE _{Hex}	Nominal range	Measurement value meets the specified tolerance
-32752	8010 _{Hex}	-2047	801 _{Hex}		
-32768	8000 _{Hex}	-2048	800 _{Hex}	Out of range	Overflow bit set

800_{Hex} always represents underflow, 7FF_{Hex} represents always overflow condition.

Units (controller, 16 bit)		Units (slave, 14 bit)		Range	Remarks
Decimal	Hexadecimal	Decimal	Hexadecimal		
32767	7FFF _{Hex}	8191	1FFF _{Hex}	Out of range	Overflow bit set
32760	7FF8 _{Hex}	8190	1FFE _{Hex}	Nominal range	Measurement value meets the specified tolerance
-32764	8004 _{Hex}	-8191	2001 _{Hex}		
-32768	8000 _{Hex}	-8192	2000 _{Hex}	Out of range	Overflow bit set

2000_{Hex} always represents underflow, 1FFF_{Hex} represents always overflow condition.

The overflow bit shows that the measurement value is not valid (overflow or underflow).

A.6.7.5.5 Default value for analogue input slaves

If one of the following conditions occurs, the AS-i Master will set the input data of an analogue input channel to the default value 7FFF_{Hex}:

- after initialization of the AS-i Master, no valid data transfer according to combined transaction type 4 has been accomplished for this channel;
- slave is not in List of Active Slaves (LAS);
- the last data transfer for this channel was finished with valid bit set to “0”;
- the overflow bit is set.

In this way, it indicates to the controller that the measurement value is invalid.

A.6.8 Slave profiles for combined transaction type 5 (S-6.0.X)

A.6.8.1 General

This profile describes a method of high speed transmission of 8, 12 or 16 bit bidirectional consistent data using 2, 3 or 4 consecutive slave addresses.

It uses the combined transaction type 5 as specified in 5.7.6 for data transfer.

NOTE Changing the address of a slave of this type may not function the same way as with other slaves. In particular, the auto-address assignment will need special attention of the user as this edition of the standard does not contain auto-addressing procedures for slaves supporting transaction type 5.

A.6.8.2 Codes

The I/O Configuration shall be 6_{Hex} for all slave addresses of the group.

The ID Code shall be 0_{Hex} for all slave addresses of the group.

The extended ID Code 2 shall be set according to the Table 13.

The possible combinations of the IO Configuration and ID Codes are:

	Address n "physical slave"	Address n+1	Address n+2	Address n+3
16 bit data	S-6.0.4 / S-6.0.C	S-6.0.7	S-6.0.6	S-6.0.5
12 bit data	S-6.0.3 / S-6.0.B	S-6.0.6	S-6.0.5	
8 bit data	S-6.0.2 / S-6.0.A	S-6.0.5		

A.6.8.3 Semantics of I/O data bits and parameter bits

The semantics of the I/O data bits and of the parameter bits are given in 5.7.6.2. The use of the parameter bits is optional and shall be stated in the product documentation.

A.6.8.4 Ports and plugs

A.6.8.4.1 S-6.0 – Port of input data

If a 12 mm plug, according to IEC 60947-5-2, Annex D, is used for the interconnection, the plug shall be female with the following recommended pinning:

Voltage/current input:

- pin 1 = (+) power supply;
- pin 2 = positive current/voltage input;
- pin 3 = (–) power supply;
- pin 4 = negative current/voltage input;
- pin 5 = functional earth (optional).

Resistance input, for example Pt100:

- pin 1 = positive current output;
- pin 2 = positive voltage input;
- pin 3 = negative current output;
- pin 4 = negative voltage input;
- pin 5 = functional earth (optional).

A.6.8.4.2 S-6.0 – Port of output data

If a 12 mm plug, according to IEC 60947-5-2, Annex D, is used for the interconnection, then, for an active output (including energy for e.g. an actuator), the plug shall be female with the following recommended pinning:

- pin 1 = positive current/voltage output;
- pin 2 = not connected;
- pin 3 = negative current/voltage output;
- pin 4 = output, parameter, etc.
- pin 5 = functional earth (optional).

A.6.8.4.3 S-6.0 – Power port

If a 12 mm or 8 mm plug is used for the interconnection of the auxiliary energy or the energy from the AS-i line, the plug shall be male for energy input and female for energy output with the following pinning:

- pin 1 = (+) power;
- pin 2 = not used;
- pin 3 = (–) power;
- pin 4 = not used.

A.6.8.5 Additional requirements

The data bits of the up to 4 consecutive slave addresses are arranged in the following way:

Data bit # in the AIDI / AODI		D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
16 bit	Slave address	n+3	n+3	n+3	n+3	n+2	n+2	n+2	n+2	n+1	n+1	n+1	n+1	n	n	n	n
	Slave data bit	D3	D2	D1	D0	D3	D2	D1	D0	D3	D2	D1	D0	D3	D2	D1	D0
12 bit	Slave address	n+2	n+2	n+2	n+2	n+1	n+1	n+1	n+1	n	n	n	n				
	Slave data bit	D3	D2	D1	D0	D3	D2	D1	D0	D3	D2	D1	D0	0	0	0	0
8 bit	Slave address	n+1	n+1	n+1	n+1	n	n	n	n								
	Slave data bit	D3	D2	D1	D0	D3	D2	D1	D0	0	0	0	0	0	0	0	0

If applicable, the data word is filled with 0 in the LSBs that are not transmitted.

A.6.8.6 S-6.0 – Data representation

Slaves of profile S-6.0 may transfer analogue values or digital values (transparent mode) of 8, 12 or 16 bit length. The data representation and data handling is different for these two types of slaves.

A.6.8.6.1 S-6.0 – Slaves with transparent mode

Slaves with transparent mode transfer digital values of 8, 12 or 16 bit length from/to the AS-i-Master. These values may be, for example counter values or digital input / outputs.

There is no under range/over range or out of range for transparent values.

A.6.8.6.2 Default value for transparent slaves

The default value of transparent slaves in the Analogue Input Data Image of the master is 0000_{Hex}. The default value of transparent slaves in the Analogue Output Data Image of the master is 0000_{Hex}.

A.6.8.6.3 S-6.0 – Analogue slaves

Data of S-6.0 analogue input / output slaves are represented as two's complement values with a fixed length of 8, 12 or 16 data bits. For sensors that provide less resolution, the least significant bits are filled with zeros.

Example:

Data bit #	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
16 bit analogue value	0	1	0	0	0	1	1	0	0	1	1	1	0	0	1	1
12 bit analogue value	0	1	0	0	0	1	1	0	0	1	1	1	0	0	0	0
8 bit analogue value	0	1	0	0	0	1	1	0	0	0	0	0	0	0	0	0

As data is represented as two's complement values, bit D15 represents the sign bit.

A.6.8.6.4 Measurement range of analogue slaves

The possible measurement range is from 8001_{Hex} to 7FFE_{Hex}. The limits of nominal range, over range and under range depend on the specific slave implementation.

8000_{Hex} always represents underflow; 7FFF_{Hex} represents always overflow condition and shall not be used as regular value. If the slave has only 8 or 12 bit data length the overflow values of 7F_{Hex} or 7FF_{Hex} are converted to 7FFF_{Hex} as well to be consistent with the data formats of other combined transaction types. If the slave has only 8 or 12 bit data length, the underflow values are filled up with 0.

A.6.8.6.5 Default value for analogue slaves

In case of an analogue slave 7FFF_{Hex} is the default value in the Analogue Input Data Image (AIDI). The default value of the Analogue Data Output Image (AODI) is always 0000_{Hex}.

A.6.9 Safety related slaves (S-0.B, S-7.B)

A.6.9.1 S-X.B – General

This profile describes AS-i safety related slaves.

It uses the combined transaction for safety related slaves as specified in 5.7.7 for data transfer.

NOTE Reference to IEC 61508 for safety related product standards, or common reference to safety relevant standards should be taken into account.

A.6.9.2 S-X.B – Codes

The I/O-configuration shall be 0_{Hex} for safety related inputs or 7_{Hex} for safety related inputs and standard outputs.

The ID-code shall be B_{Hex}.

The ID2 code shall be 0_{Hex} for safety related inputs for mechanical switches.

The ID2 code shall be 1_{Hex} for safety related inputs for electronic devices (reserved).

The use of ID2 code is optional.

A.6.9.3 S-X.B – Semantics of I/O data

The semantics of the safety related input data bits is summarized as follows:

Input	State	Meaning	As-i-level	Remark (i.e. mechanical switches)
Channel 1 Channel 2	Current flowing Current flowing	On-state	Defined series of 8 different code nibbles	Both contacts closed
Channel 1 Channel 2	No current flowing Current flowing	Off-state (error)	D0, D1 = 0 D2, D3 = X	Contact 1 open Contact 2 closed
Channel 1 Channel 2	Current flowing No current flowing	Off-state (error)	D0, D1 = X D2, D3 = 0	Contact 1 closed Contact 2 open
Channel 1 Channel 2	No current flowing No current flowing	Off-state	D0 ... D3 = 0	Both contacts open
"X" means "half" code nibbles.				

The semantics of the standard out data bits is summarized as follows:

Bit	Type	Meaning	Controller-level	As-i-level	Level-definition
D0	-	Remote Out	0	High	-
			1	Low	-
D1	-	Remote Out	0	High	-
			1	Low	-
D2	-	Remote Out	0	High	-
			1	Low	-
D3	-	Remote Out	0	High	-
			1	Low	-

For D0 to D3, no particular semantics exists. There is no particular meaning of the Out data

bits. Each Out data bit is an individual remote Out bit and there is no particular relation between the single bits.

A failure of the device may be signalled via the periphery fault bit of the status register.

A.6.9.4 S-X.B – Semantics of parameters

The use of parameters is optional in this profile, if not otherwise defined in the sub-profiles.

If parameters are used all special functions which were controlled by these parameters shall be disabled by default (parameter bits P0..3 = 1).

A.6.9.5 S-X.B – Ports and plugs

A.6.9.5.1 S-X.B – Port to the AS-i-line

There are two contacts for the interconnection of the slave to the AS-i-line (ASI+/ASI-). On their realisation, there are no restrictions in addition to the specifications.

A.6.9.5.2 S-X.B – Port of input data

If ID-code ID2 = 0_{Hex} and a 12 mm (4(5)-pin) or 8 mm (4-pin) plug, according to IEC 60947-5-2, Annex D, is used for the interconnection, the plug shall be female with the following pinning:

Connection of mechanical switches (NC), [ID2=0_{Hex}]:

- pin 1 = channel 1;
- pin 2 = channel 1;
- pin 3 = channel 2 (optional);
- pin 4 = channel 2 (optional);
- pin 5 (optional) = ground (optional).

The availability of the optional port has to be stated in the documentation.

NOTE Safety related devices with the following pinout may be connected to the ports of the module:



Figure A.7 – Connection of mechanical switches

A.6.9.6 S-X.B – Marking

On the enclosure, the remote safety related input port shall have a clear unique identification of this profile.

A.6.9.7 S-X.B – Additional requirements

The value of the time delay for an input signal between the state change of the port of a remote safety related input device and the availability on the AS-i line shall be less than 5 ms for the input data, if a transition from the on-state to the off-state takes place.

The detailed function of the periphery fault bit shall be described in the product documentation of the device. The maximum possible safety integrity level, according to IEC 61508, shall be described in the product documentation.

NOTE The safe data transfer is only guaranteed in conjunction with a safety related control unit. The safety related control unit controls the correctness of the behaviour of the AS-i master (i. e. linear addressing from the lowest to highest address). That means for future changes in this standard, the behaviour of the safety related control unit has to be taken into account.

IECNORM.COM : Click to view the full PDF of IEC 62026-2:2008

Annex B (normative)

Master profiles

B.1 Standard masters

Standard masters differ from extended masters by the fact that they support only up to 31 standard or A-slaves.

B.1.1 Slave acceptance criteria for standard masters

Standard Masters support up to 31 standard AS-i Slaves or A-slaves. B-slaves will not work with Standard Masters. It is not allowed to connect B-slaves to standard masters.

B.1.2 Profiles for standard masters (M0, M1, M2)

For standard masters the following profiles are available:

Profile identifier	Name	Remark
M0	Minimum standard master	Only for data I/O
M1	Full standard master	Data I/O and parameter and all other functions
M2	Reduced standard master	Data I/O and minimum parameter functions

B.1.3 Definition of data types of the standard master

This subclause contains the data definitions for standard masters in detail.

B.1.3.1 Data

Max_Data

Max_Data defines the maximum number of data elements in the data image (input and output). The data image of a standard master provides the complete input and output data of 31 slaves. Therefore *Max_Data* is 31.

Max_Data = 31

Input Data (slave_in)

Slave type	Data type	Bit3	Bit2	Bit1	Bit0
Standard slave and Extended slave	slave_in	D3	D2	D1	D0

Output Data (slave_out)

Slave type	Data Type	Bit3	Bit2	Bit1	Bit0
Standard slave					
IO = x / ID ≠ A	slave_out	D3	D2	D1	D0
Extended Slave					
IO = x / ID=A	slave_out	Sel = 0	D2(A)	D1(A)	D0(A)
x: don't care.					

NOTE For a slave with extended address mode (ID=A_{Hex}) D3 = 1 addresses a B-slave. This causes an error and is therefore not allowed.

B.1.3.2 Addresses (Addr, Addr_wS0)

Data Type	Address bits	Value range
Addr	A4 A3 A2 A1 A0	1 ≤ i ≤ 31
Addr_wS0	A4 A3 A2 A1 A0	0 ≤ i ≤ 31

B.1.3.3 Parameter (Param)

Slave type	Data type	I3	I2	I1	I0
Standard slave	Param	P3	P2	P1	P0
A-Slave	Param	/Sel = 1	P2(A)	P1(A)	P0(A)

B.1.3.4 Configuration Data (Config_Data)

Max_Slaves

Max_Slaves defines the maximum number of slaves which are available in the AS-i system. A standard master supports 31 slaves. Therefore *Max_Slaves* is 31.

Max_Slaves = 31

Slave type	Data type	ID – Code		IO – Code	
		Bit3	Bit0	Bit3	Bit0
Standard slave	Config_Data	ID3	ID0	IO3	IO0
Extended slave	Config_Data	ID3	ID0	IO3	IO0

Optionally a standard master may support extended ID-Code 1 and 2 as defined in 5.6.3.

B.1.3.5 Slave lists (List, List_wS0)

Data type	Bit31 Bit1	Bit0
List	S31.....S1	-
List_wS0	S31.....S1	S0
-: not available Sx: bit corresponds to slave x		

B.1.3.6 Info5

Data type	I4	I3	I2	I1	I0	Command
Info5	1	0	0	0	0	Read_IO_Configuration
	1	0	0	0	1	Read_ID_Code
	1	1	1	1	0	Read_Status

B.2 Extended masters

Extended masters support up to 31 standard AS-i- or A-slaves or up to 62 slaves with extended addressing mode or any combination thereof. Slaves with extended addressing mode may be A- or B-slaves.

B.2.1 Slave acceptance criteria for extended masters

Possible combinations of slaves on one single slave address:

Slave type		Remark
Standard slave		One single standard slave on one address
IO = x / ID ≠ A		
Extended slave: ID=A		
A – Slave	B – Slave	
IO = x	-	One single A-slave
-	IO = x	One single B-Slave
IO = x	IO = x	One pair of A/B-Slaves
-: not available x: don't care.		
Other possibilities not allowed.		

B.2.2 Profiles for extended masters (M3, M4)

Extended masters may have the following profiles:

Profile identifier	Name	Remark
M3	Full extended master	Data I/O and parameter and all other functions at controller interface and support of Combined transaction type 1
M4	Version 3 extended master	M3 functionality plus support of Combined transaction type 2, 3, 4 and 5

NOTE To avoid changes in an existing process image (e.g. adapted from standard masters) the following rule for AS-i system set-up is suggested: If the number of slaves is less than 32, it is recommended not to use B-slaves. It is recommended to first fill up the system with standard slaves and/or A-slaves and then use B-slaves. No additional process image is necessary if there is no B-slave connected. The standard and A-slaves will appear in a process image of the extended master in the same way as they appear in the process image of a standard master. The B-slaves will reside in an additional ("extended") process data image which is only available on an extended master.

B.2.3 Definition of data types of the extended master

B.2.3.1 Data definition

This subclause contains the detailed data definitions for extended masters.

Max_Data

Max_Data defines the maximum number of data elements in the data image (input and output). The data image of an extended master provides the complete input and output data of 31 standard slaves / A-slaves and 31 B-slaves.

The representation and mapping of the slave I/O data image is defined by the master implementation and by the controller-system data- and interface model. Therefore, it is not described in this definitions.

Max_Data = 62

Input Data (slave_in)

Slave type	Data type	Bit3	Bit2	Bit1	Bit0
Standard slave and extended slave (A- and B-slave)	slave_in	D3	D2	D1	D0

Output data (slave_out)

Slave type	Data type	Bit3	Bit2	Bit1	Bit0	
Standard slave						
IO = x / ID ≠ A	slave_out	D3	D2	D1	D0	Part A image
Extended slave (A-slave) IO = x / ID=A	slave_out	Sel = 0	D2(A)	D1(A)	D0(A)	
Extended slave (B-slave) IO = x / ID=A	slave_out	Sel = 1	D2(B)	D1(B)	D0(B)	Part B image
x: don't care.						

NOTE The Select Bit for A-/B-slaves is set internally in the AS-i master. Its value in the output data image is masked out.

B.2.3.2 Addresses (Addr, Addr_wS0)

Data type	Address bits	Value range	I3	Value range	
				A	B
Addr	A4 A3 A2 A1 A0	$1 \leq i \leq 31$	Sel	0	1
Addr_wS0	A4 A3 A2 A1 A0	$0 \leq i \leq 31$	Sel	0	1

B.2.3.3 Parameter (Param)

Slave type	Data type	I3	I2	I1	I0
Standard slave	Param	P3	P2	P1	P0
A-Slave	Param	/Sel = 1	P2(A)	P1(A)	P0(A)
B-Slave	Param	/Sel = 0	P2(B)	P1(B)	P0(B)

NOTE The Select Bit for A-/B-slaves is set internally in the AS-i master. Its value in the Parameter Image (PI) and Permanent Parameter (PP) is masked out.

B.2.3.4 Configuration Data (Config_Data)

Max_Slaves

Max_Slaves defines the maximum number of slaves which are available in the AS-i system. An extended master supports 62 slaves. Therefore *Max_Slaves* is 62.

Max_Slaves = 62

Slave type	Data type	ID – Code	IO – Code	Ext. ID – Code_1	Ext. ID – Code_2
		Bit3.....Bit0	Bit3.....Bit0	Bit3.....Bit0	Bit3.....Bit0
Standard slave	Config_Data	ID3.....ID0	IO3.....IO0	ExID1.3..ExID1.0	ExID2.3..ExID2.0
Extended slave	Config_Data	ID3.....ID0	IO3.....IO0	ExID1.3..ExID1.0	ExID2.3..ExID2.0

B.2.3.5 Slave lists (List, List_wS0)

Data type	Bit63 Bit33	Bit 32	Bit31 Bit1	Bit0
List	S63 S33	-	S31 S1	-
List_wS0	S63 S33	-	S31 S1	S0
-: not available Sx: bit corresponds to slave x				

B.2.3.6 String

The data type "String" is an array of bytes with no explicit structure.

B.3 Implementation of profiles / PICS (Protocol Implementation Conformance Statement)

B.3.1 Implementation of different profiles

All profiles are intended to define the functionality of an AS-i master at the interface to the user.

The names of the functions in the list of assignment to the profiles are in the manner of software calls. This does not mean that only software calls are allowed to be implemented. It is only done to have an identical name structure for all functions, which a user could access at his interface.

The implementation of the function at the user interface according to the specific profile depends on the type of AS-i master. It is allowed to provide any function, for example by switches and signalling lights (e.g. LEDs) at the front panel of an AS-i master, if possible, or by software calls, which are accessible for user applications from the controller device to the AS-i master.

B.3.2 Behaviour according to the profiles

It is mandatory to any AS-i master to have a well-defined behaviour for start-up, running and shutdown as described in this standard.

Also error reporting of AS-i master is recommended in all masters. As minimum requirement the flag "Config_OK" shall be available. This flag may be combined with other status or error information. The flag Config_OK may not be evaluated in configuration mode if it is combined with other flags.

If there are several controller interfaces, for example front panel with switches and lights combined with software calls interface, the error flag shall be accessible on all controller interfaces of the AS-i master.

B.3.3 List of functions and profile assignment

The added list will show the names, the results and functionality of the functions in shortcut. They are described in the manner of software calls. The functions are numbered ascending.

See below for a complete list of functions and profile assignment.

A	Function or call at controller interface	Data transfer / function	Profile				
			M0	M1	M2	M3	M4
1	Image, Status = Read_IDI ()	IDI → Controller	M	M	M	M	M
2	Status = Write_ODI (Image)	Controller → ODI	M	M	M	M	M
3	Status = Set_Permanent_Parameter (S_Addr, S_Param)	Controller → PP[x]	O	M	O	M	M
4	S_Param, Status = Get_Permanent_Parameter (S_Addr)	PP[x] → Controller	O	M	O	M	M
5	Status, RS_Param = Write_Parameter (S_Addr, S_Param)	Contr → Slave[x]	O	M	M	M	M
6	Status, S_Param = Read_Parameter (S_Addr)	Pa[x] → Controller	O	M	O	M	M
7	Status = Store_Actual_Parameters ()	Pa → Pp	O	M	M	M	M
8	Status = Set_Permanent_Configuration (S_Addr, S_Config)	Contr → PCD[x]	O	M	O	M	M
9	Status, S_Config = Get_Permanent_Configuration (S_Addr)	PCD[x] → Contr	O	M	O	M	M
10	Status = Store_Actual_Configuration ()	CDI → PCD	M	M	M	M	M
11	Status, S_Config = Read_Actual_Configuration (S_Addr)	CDI[x] → Controller	O	M	O	M	M
12	Status = Set_LPS (S_List)	Controller → LPS	O	M	O	M	M
13	Status, S_List = Get_LPS ()	LPS → Controller	O	M	O	M	M
14	Status, S_List = Get_LAS ()	LAS → Controller	O	M	O	M	M
15	Status, S_List = Get_LDS ()	LDS → Controller	O	M	O	M	M
16.0	Status, Flags = Get_Flags ()	Flags → Controller	O	M	O	M	M
16.1	Status, Flag = Get_Flag_Config_OK ()	Flag → Controller	M	M	M	M	M
16.2	Status, Flag = Get_Flag_LDS.0 ()	Flag → Controller	O	M	O	M	M
16.3	Status, Flag = Get_Flag_Auto_Address_Assign ()	Flag → Controller	O	M	O	M	M
16.4	Status, Flag = Get_Flag_Auto_Prog_Available ()	Flag → Controller	O	M	O	M	M
16.5	Status, Flag = Get_Flag_Configuration_Active ()	Flag → Controller	O	M	O	M	M
16.6	Status, Flag = Get_Flag_Normal_Operation_Active ()	Flag → Controller	O	M	O	M	M
16.7	Status, Flag = Get_Flag_APF ()	Flag → Controller	O	M	O	M	M
16.8	Status, Flag = Get_Flag_Offline_Ready ()	Flag → Controller	O	M	O	M	M
16.9	Status, Flag = Get_Flag_Periphery_OK ()	Flag → Controller	O	O	O	M	M
17	Status = Set_Operation_Mode (Mode)	Contr → OM-Flag	M	M	M	M	M
18	Status = Set_Offline_Mode (Mode)	Contr → Offline-Flag	O	M	O	M	M
19	Status = Activate_Data_Exchange (Mode)	Contr → DE-Flag	O	O	O	O	O
20	Status = Change_Slave_Address (S_Addr1, S_Addr2)	Controller → Slave	O	M	O	M	M
21.1	Status = Set_Auto_Address_Enable (Mode)	Controller → AE-Bit	O	O	O	O	O
21.2	Mode = Get_Auto_Address_Enable ()	AE-Bit → Controller	O	O	O	O	O
22.1	Status, Resp = Cmd_Reset_AS-i_Slave (S_Addr, RESET)	Controller → Slave	O	O	O	O	O
22.2	Status, Resp = Cmd_Read_IO_Configuration (S_Addr, CONF)	Controller → Slave	O	O	O	O	O
22.3	Status, Resp = Cmd_Read_Identification_Code (S_Addr, IDCOD)	Controller → Slave	O	O	O	O	O
22.4	Status, Resp = Cmd_Read_Status (S_Addr, STAT)	Controller → Slave	O	O	O	O	O
22.5	Status, Resp = Cmd_Read_Reset_Status (S_Addr, STATRES)	Controller → Slave	O	O	O	F	F
22.6	Status, Resp = Cmd_Read_Ext_ID-Code_1 (S_Addr, IDCOD1)	Controller → Slave	O	O	O	O	O
22.7	Status, Resp = Cmd_Read_Ext_ID-Code_2 (S_Addr, IDCOD2)	Controller → Slave	O	O	O	O	O
23	Status, S_List = Get_LPF()	LPF → Controller	O	O	O	M	M
24	Status = Write_Extended_ID-Code_1(S_Ext_ID-Code_1)	Contr → Slave 0	O	O	O	M	M
25	Almage, Status = Read_AIDI()	AIDI → Controller	O	O	O	M	M
26	Status = Write_AODI(Almage)	Controller → AODI	O	O	O	M	M
27	String, Status = Read_ParamStr(S_Addr)	ParamStr → Contr	O	O	O	O	M
28	Status = Write_ParamStr(S_Addr, String)	Contr → ParamStr	O	O	O	O	M
29	String, Status = Read_DiagStr(S_Addr)	DiagStr → Contr	O	O	O	O	M
30	String, Status = Read_IdentStr(S_Addr)	IdentStr → Contr	O	O	O	O	M

B	Function at slave interface		Profile				
			M0	M1	M2	M3	M4
1	Support of extended address mode		F	F	F	M	M
2	Support of Combined transaction type 1 integrated (S-7.3 only)		O	O	O	M*	M
3	Full support of Combined transaction type 1 integrated		O	O	O	M*	M
4	Support of Combined transaction type 2 integrated		O	O	O	O	M
5	Support of Combined transaction type 3 integrated		O	O	O	O	M
6	Support of Combined transaction type 4 integrated		O	O	O	O	M
7	Support of Combined transaction type 5 integrated		O	O	O	O	M
M: mandatory. O: Optional. F: Forbidden.							

NOTE 1 The functions 22.1 to 22.7 make use of the execution control function "Execute_Command (Addr, Info)".

NOTE 2 M*: Integrated support of combined transaction type 1 is optional if every controller which can be used with this particular AS-i master is not capable of using COMBINED transaction type 1 data because of technical and performance reasons.

B.3.4 Integrated support of combined transactions

The integrated support of combined transactions shall be according to the specification given in 5.7. For slaves that support combined transactions type 1 and/or type 2 to 5, the master generates a separate analogue input and/or analogue output data image (AIDI and/or AODI). The corresponding bits in the input/output data image (IDI/ODI) shall not be used in this case.

A master with integrated support of combined transactions type 1 and/or type 2 to 5 shall allow for a maximum of 124 analogue input and 124 analogue output channels. (this corresponds to 31 analogue slaves with four channels each).

B.3.5 AS-i Protocol implementation conformance statement (PICS)

For all masters delivered to the customer a Protocol implementation conformance statement (PICS) according to the profile assignment shall be included in the product documentation. The PICS describes the mapping between the functions defined in this standard and the functions available at the controller or user interface.

B.3.6 Stated AS-i cycle time

The declaration of the "stated AS-i-cycle time" is part of the PICS and shall be included in the product documentation. It shall allow the calculation of the cycle time depending on the number of activated slaves.

EXAMPLE:

AS-i cycle time: Up to 19 activated slaves: 3 ms
 20 to 31 activated slaves: $(1 + \text{number of activated slaves}) \times 154 \mu\text{s}$.

NOTE When a pair of A and B slaves on the same address is activated, they are counted like one single slave in this formula. Pairs of A- and B-slaves are accessed in every second AS-i-cycle.

B.3.7 Time for transferring analogue data

The documentation shall specify the maximum time of a complete transfer of an analogue value according to the combined transaction type 1 through 5 under worst case conditions.

B.3.8 Compatibility with synchronous data IO mode

The documentation shall state the compatibility of the master with Synchronous Data IO Mode.

IECNORM.COM : Click to view the full PDF of IEC 62026-2:2008

SOMMAIRE

AVANT-PROPOS.....	225
1 Domaine d'application et objet.....	227
2 Références normatives.....	227
3 Termes, définitions, symboles et abréviations.....	229
3.1 Termes et définitions.....	229
3.2 Symboles et abréviations.....	235
4 Classification.....	236
4.1 Vue d'ensemble.....	236
4.2 Composants et interfaces.....	237
5 Caractéristiques.....	239
5.1 Vue d'ensemble.....	239
5.2 Caractéristiques des signaux.....	239
5.3 Distribution de l'alimentation et des données.....	241
5.4 Topologie AS-i et autres composants.....	244
5.5 Communication.....	245
5.6 Transactions AS-i.....	248
5.7 Transactions combinées AS-i.....	260
5.8 Détection d'erreurs AS-i.....	279
6 Information sur le produit.....	280
6.1 Instruction pour l'installation, le fonctionnement et la maintenance.....	280
6.2 Profils.....	280
6.3 Marquage.....	280
7 Conditions de fonctionnement normal, d'installation et de transport.....	282
7.1 Conditions de fonctionnement normal.....	282
7.2 Conditions durant le transport et le stockage.....	282
7.3 Installation.....	282
8 Exigences relatives à la construction et au fonctionnement.....	283
8.1 Moyen de transmission AS-i.....	283
8.2 Alimentation AS-i.....	286
8.3 Répéteur AS-i et autres composants.....	288
8.4 Esclave AS-i.....	289
8.5 Maître AS-i.....	306
8.6 Compatibilité électromagnétique (CEM).....	310
9 Essais.....	311
9.1 Types d'essais.....	311
9.2 Essai du moyen de transmission.....	313
9.3 Essai de l'alimentation AS-i.....	313
9.4 Essai d'un répéteur AS-i et autres composants.....	319
9.5 Essai d'un esclave AS-i.....	327
9.6 Essai d'un maître AS-i.....	341
Annex A (normative) Profils d'esclaves.....	357
Annex B (normative) Profils de maîtres.....	440
Figure 1 – Composants et interfaces AS-i.....	237
Figure 2 – Codage de la transmission.....	239

Figure 3 – Exigences du récepteur.....	241
Figure 4 – Alimentation AS-i	242
Figure 5 – Schéma équivalent de circuit d'équilibrage et de découplage	243
Figure 6 – Modèle du moyen de transmission AS-i.....	244
Figure 7 – Transactions	246
Figure 8 – Pause du maître et de l'esclave du point de vue du maître/esclave	247
Figure 9 – Représentation de la pause du maître	247
Figure 10 – Structure d'une requête du maître	249
Figure 11 – Structure d'une réponse de l'esclave	252
Figure 12 – Structure d'une requête d'échange de données (supérieur: mode d'adressage normalisé; inférieur: mode d'adressage étendu)	252
Figure 13 – Structure de la réponse de l'esclave (Data_Exchange).....	253
Figure 14 – Structure de la requête Write_Parameter (supérieur: mode d'adressage normalisé; inférieur: mode d'adressage étendu).....	253
Figure 15 – Structure de la réponse de l'esclave (Write_Parameter).....	253
Figure 16 – Structure de la requête Address_Assignment.....	254
Figure 17 – Structure de la réponse de l'esclave (Address_Assignment).....	254
Figure 18 – Structure de la requête Write_Extended_ID-Code_1	254
Figure 19 – Structure de la réponse de l'esclave (Write_Extended_ID-Code_1)	254
Figure 20 – Structure de la requête Reset_Slave (supérieur: mode d'adressage normalisé; inférieur: mode d'adressage étendu)	255
Figure 21 – Structure de la réponse de l'esclave (Reset_Slave).....	255
Figure 22 – Structure de la requête Delete_Address (supérieur: mode d'adressage normalisé; inférieur: mode d'adressage étendu).....	255
Figure 23 – Structure de la réponse de l'esclave (Delete_Address).....	256
Figure 24 – Structure de la requête Read_I/O_Configuration (supérieur: mode d'adressage normalisé; inférieur: mode d'adressage étendu)	256
Figure 25 – Structure de la réponse de l'esclave (Read_I/O_Configuration)	256
Figure 26 – Structure de la requête Read_Identification_Code (supérieur: mode d'adressage normalisé; inférieur: mode d'adressage étendu)	257
Figure 27 – Structure de la réponse de l'esclave (Read_Identification_Code)	257
Figure 28 – Structure de la requête Read_Extended_ID-Code_1/2 (supérieur: mode d'adressage normalisé; inférieur: mode d'adressage étendu)	258
Figure 29 – Structure de la réponse de l'esclave Read_Extended_ID-Code_1/2	258
Figure 30 – Structure de la requête Read_Status (supérieur: mode d'adressage normalisé; inférieur: mode d'adressage étendu).....	259
Figure 31 – Structure de la réponse de l'esclave (Read_Status)	259
Figure 32 – Structure de la requête R1 (supérieur: mode d'adressage normalisé; inférieur: mode d'adressage étendu).....	259
Figure 33 – Structure de la réponse de l'esclave (R1).....	259
Figure 34 – Structure de la requête Broadcast (Rese).....	260
Figure 35 – Définition des bits de données E/S du type de transaction combinée 1.....	261
Figure 36 – Définition des bits de paramètres du type de transaction combinée 1	261
Figure 37 – Séquence de fonction vers Read ID, Read Diagnosis, Read Parameter du type de transaction combinée 1	265

Figure 38 – Séquence de fonction vers Write Parameter du type de transaction combinée 1	266
Figure 39 – Comportement de l'esclave à la réception d'une chaîne de paramètres complète du maître du type de transaction combinée 1	267
Figure 40 – Définition des bits de données E/S du type de transaction combinée 2.....	268
Figure 41 – Signaux typiques du type de transaction combinée 2 affichés par un oscilloscope (les deux voies de données sont à l'état inactif)	269
Figure 42 – Signaux typiques du type de transaction combinée 2 (le maître transmet l'octet 10101011 _{Bin} , l'esclave transmet 01110101 _{Bin}):	270
Figure 43 – Définition des bits de données E/S du type de transaction combinée 3 (4E/4S)	271
Figure 44 – Définition et diagramme d'état de l'esclave pour le type de transaction combinée 3	272
Figure 45 – Définition des bits de données E/S du type de transaction combinée 4.....	274
Figure 46 – Câble AS-i classique pour installation sur le terrain.....	283
Figure 47 – Câble AS-i sous enceinte	284
Figure 48 – Schéma équivalent du circuit de découplage	288
Figure 49 – Circuit de découplage avec transformateur	288
Figure 50 – Diagramme de synchronisation type pour les entrées/sorties bidirectionnelles (D1, .. D3 = niveau de tension à l'accès de données correspondant)	290
Figure 51 – Principal diagramme d'état d'un esclave AS-i	294
Figure 52 – Circuit équivalent d'un esclave pour des fréquences dans la plage comprise entre 50 kHz et 300 kHz	302
Figure 53 – Esclave avec C3 pour compenser $Z_1 = Z_2$	303
Figure 54 – Indication d'état sur les esclaves.....	305
Figure 55 – Structure du maître AS-i.....	307
Figure 56 – Impédances du maître.....	308
Figure 57 – Circuit équivalent d'un maître pour les fréquences dans la plage comprise entre 50 kHz et 300 kHz	308
Figure 58 – Diagramme d'état de commande de transmission.....	309
Figure 59 – Interfaces AS-i	312
Figure 60 – Circuit d'essai de mesure de l'impédance	313
Figure 61 – Puits de courant constant (circuit d'essai: NT_MODSENKE)	314
Figure 62 – Voyant (circuit d'essai NT_IMPSYM)	314
Figure 63 – Affichage (partie du circuit d'essai NT_IMPSYM).....	315
Figure 64 – Montage d'essai de mesure de la symétrie	315
Figure 65 – Circuit d'essai d'émission de bruit	317
Figure 66 – Filtre A (filtre passe-bas 0 Hz à 10 kHz)	317
Figure 67 – Filtre B (filtre passe-bande 10 kHz à 500 kHz)	317
Figure 68 – Circuit d'essai de comportement au démarrage	318
Figure 69 – Montage de mesure de l'impédance	320
Figure 70 – Circuit d'essai de mesure de la symétrie	322
Figure 71 – Circuit d'essai (détail 1).....	323
Figure 72 – Circuit d'essai (détail 2).....	323
Figure 73 – Passe-bande (10 kHz ... 500 kHz).....	323
Figure 74 – Procédure d'essai de symétrie	324

Figure 75 – Circuit d'essai d'interopérabilité dans les réseaux AS-i.....	325
Figure 76 – Circuit d'essai supplémentaire 1 pour répéteur.....	326
Figure 77 – Circuit d'essai supplémentaire 2 pour répéteur.....	326
Figure 78 – Circuit d'essai	327
Figure 79 – Réseau de découplage du circuit d'essai.....	328
Figure 80 – Circuit d'essai	329
Figure 81 – Réseau de découplage du circuit d'essai.....	329
Figure 82 – Circuit d'essai (équivalent de la ligne AS-i de 10 m).....	330
Figure 83 – Circuit d'essai (passe-bande 10 kHz à 500 kHz).....	330
Figure 84 – Circuit d'essai	331
Figure 85 – Source de courant constant.....	331
Figure 86 – Circuit d'essai	333
Figure 87 – Circuit d'essai	335
Figure 88 – Circuit d'essai (détail 1).....	335
Figure 89 – Circuit d'essai (détail 2).....	336
Figure 90 – Procédure pour l'essai de symétrie.....	337
Figure 91 – Réseau AS-i du circuit d'essai.....	338
Figure 92 – Circuit d'essai pour esclaves de sécurité.....	339
Figure 93 – Circuit d'essai de la consommation de courant.....	341
Figure 94 – Réseau de découplage, ampèremètre et alimentation	342
Figure 95 – Circuit d'essai d'émission de bruit du maître AS-i	343
Figure 96 – Réseau de découplage.....	343
Figure 97 – Passe-bande 10 kHz à 500 kHz	343
Figure 98 – Circuit équivalent de la ligne AS-i de 10 m	344
Figure 99 – Circuit d'essai de mesure de l'impédance.....	346
Figure 100 – Raccordement du maître pour mesure de la symétrie	347
Figure 101 – Circuit d'essai de mesure de la symétrie du maître AS-i	348
Figure 102 – Passe-bande 10 kHz à 500 kHz.....	348
Figure 103 – Procédure d'essai de symétrie.....	349
Figure 104 – Circuit d'essai – Retard à la mise sous tension.....	350
Figure 105 – Oscillogramme de retard à la mise sous tension (exemple)	350
Figure 106 – Synoptique de la mesure de la consommation de courant du maître AS-i	351
Figure 107 – Source de courant constant avec sortie de déclencheur (KONST_I)	351
Figure 108 – Oscillogramme de consommation de courant (exemple)	351
Figure 109 – Circuit d'essai pour vérification du fonctionnement au démarrage.....	352
Figure 110 – Circuit d'essai pour vérification en fonctionnement normal	354
Figure 111 – Circuit d'essai	355
Figure A.1 – Définition des bits du code ID2 étendu pour S-7.3	405
Figure A.2 – Définition des bits du code ID2 étendu pour S-7.4	409
Figure A.3 – Structure des données de la chaîne ID (S-7.4).....	415
Figure A.4 – Structure des données de la chaîne de diagnostic (S-7.4).....	419
Figure A.5 – Structure des données de la chaîne de paramètres (S-7.4).....	420
Figure A.6 – Définition des bits du code ID1 étendu pour S-7.A.8 et S-7.A.9.....	431

Figure A.7 – Connexion des interrupteurs mécaniques	439
Tableau 1 – Spécifications de l'alimentation AS-i	242
Tableau 2 – Spécifications du circuit d'équilibrage et de découplage	243
Tableau 3 – Chaînes binaires des requêtes du maître	249
Tableau 4 – Requetes du maître (mode d'adressage normalisé)	250
Tableau 5 – Requetes du maître en mode d'adressage étendu	251
Tableau 6 – Chaînes binaires des réponses de l'esclave	252
Tableau 7 – Codes E/S (Entrée; Sortie; À trois états; E/S = Entrée/sortie ou Bidirectionnelle (B))	257
Tableau 8 – Liste des types de transactions combinées	260
Tableau 9 – Transfert des données de l'esclave au maître du type de transaction combinée 1	262
Tableau 10 – Transfert des données du maître à l'esclave du type de transaction combinée 1	263
Tableau 11 – Définition des données et horloge série du type de transaction combinée 2	269
Tableau 12 – Transfert des données du type de transaction combinée 2	269
Tableau 13 – Définition du code ID2 du type de transaction combinée 5	276
Tableau 14 – Etats des entrées des esclaves de données d'entrée de sécurité	278
Tableau 15 – Raccordement et identification des conducteurs	281
Tableau 16 – Marquage du raccordement de l'alimentation AS-i	282
Tableau 17 – Conditions environnementales (conditions minimales)	286
Tableau 18 – Exigences générales pour une alimentation AS-i	287
Tableau 19 – Accès physiques et logiques d'un esclave AS-i	290
Tableau 20 – Limites pour R , L et C du circuit équivalent d'un esclave	303
Tableau 21 – Limites pour R , L et C , du circuit équivalent du maître	308
Tableau A.1 – Récapitulatif des profils d'esclaves existants pour esclaves classiques	359
Tableau A.2 – Liste des profils existants pour esclaves classiques	359
Tableau A.3 – Vue d'ensemble des profils d'esclave existants avec adressage étendu	360
Tableau A.4 – Liste des profils existants des esclaves en mode d'adressage étendu (ID=A)	360
Tableau A.5 – Catalogue des profils S-7.D	381
Tableau A.6 – Vue d'ensemble des données des profils S-7.D	381
Tableau A.7 – Catalogue de profils S-7.E	386
Tableau A.8 – Vue d'ensemble des données de profils S-7.E	387
Tableau A.9 – Commandes pour type de transaction combinée 2	424
Tableau A.10 – Requete de service d'écriture acyclique (Type 2)	424
Tableau A.11 – Requete de service de lecture acyclique (Type 2)	424
Tableau A.12 – Réponse de service d'écriture acyclique (Type 2)	425
Tableau A.13 – Réponse de service de lecture acyclique (Type 2)	425
Tableau A.14 – Liste d'index 0 (obligatoire): Objet ID (R)	425
Tableau A.15 – Liste d'index 1 (obligatoire): objet de diagnostic (R)	425

COMMISSION ÉLECTROTECHNIQUE INTERNATIONALE

**APPAREILLAGE À BASSE TENSION –
INTERFACES APPAREIL DE COMMANDE-APPAREIL (CDI) –****Partie 2: Interface capteur-actionneur (AS-i)**

AVANT-PROPOS

- 1) La Commission Electrotechnique Internationale (CEI) est une organisation mondiale de normalisation composée de l'ensemble des comités électrotechniques nationaux (Comités nationaux de la CEI). La CEI a pour objet de favoriser la coopération internationale pour toutes les questions de normalisation dans les domaines de l'électricité et de l'électronique. A cet effet, la CEI – entre autres activités – publie des Normes internationales, des Spécifications techniques, des Rapports techniques, des Spécifications accessibles au public (PAS) et des Guides (ci-après dénommés "Publication(s) de la CEI"). Leur élaboration est confiée à des comités d'études, aux travaux desquels tout Comité national intéressé par le sujet traité peut participer. Les organisations internationales, gouvernementales et non gouvernementales, en liaison avec la CEI, participent également aux travaux. La CEI collabore étroitement avec l'Organisation Internationale de Normalisation (ISO), selon des conditions fixées par accord entre les deux organisations.
- 2) Les décisions ou accords officiels de la CEI concernant les questions techniques représentent, dans la mesure du possible, un accord international sur les sujets étudiés, étant donné que les Comités nationaux de la CEI intéressés sont représentés dans chaque comité d'études.
- 3) Les Publications de la CEI se présentent sous la forme de recommandations internationales et sont agréées comme telles par les Comités nationaux de la CEI. Tous les efforts raisonnables sont entrepris afin que la CEI s'assure de l'exactitude du contenu technique de ses publications; la CEI ne peut pas être tenue responsable de l'éventuelle mauvaise utilisation ou interprétation qui en est faite par un quelconque utilisateur final.
- 4) Dans le but d'encourager l'uniformité internationale, les Comités nationaux de la CEI s'engagent, dans toute la mesure possible, à appliquer de façon transparente les Publications de la CEI dans leurs publications nationales et régionales. Toutes divergences entre toutes Publications de la CEI et toutes publications nationales ou régionales correspondantes doivent être indiquées en termes clairs dans ces dernières.
- 5) La CEI elle-même ne fournit aucune attestation de conformité. Des organismes de certification indépendants fournissent des services d'évaluation de conformité et, dans certains secteurs, accèdent aux marques de conformité de la CEI. La CEI n'est responsable d'aucun des services effectués par les organismes de certification indépendants.
- 6) Tous les utilisateurs doivent s'assurer qu'ils sont en possession de la dernière édition de cette publication.
- 7) Aucune responsabilité ne doit être imputée à la CEI, à ses administrateurs, employés, auxiliaires ou mandataires, y compris ses experts particuliers et les membres de ses comités d'études et des Comités nationaux de la CEI, pour tout préjudice causé en cas de dommages corporels et matériels, ou de tout autre dommage de quelque nature que ce soit, directe ou indirecte, ou pour supporter les coûts (y compris les frais de justice) et les dépenses découlant de la publication ou de l'utilisation de cette Publication de la CEI ou de toute autre Publication de la CEI, ou au crédit qui lui est accordé.
- 8) L'attention est attirée sur les références normatives citées dans cette publication. L'utilisation de publications référencées est obligatoire pour une application correcte de la présente publication.
- 9) L'attention est attirée sur le fait que certains des éléments de la présente Publication de la CEI peuvent faire l'objet de droits de propriété intellectuelle ou de droits analogues. La CEI ne saurait être tenue pour responsable de ne pas avoir identifié de tels droits de propriété et de ne pas avoir signalé leur existence.

La Norme internationale CEI 62026-2 a été établie par le sous-comité 17B: Appareillage à basse tension, du comité d'études 17 de la CEI: Appareillage.

Cette deuxième édition de la CEI 62026-2 annule et remplace la première édition parue en 2000. Cette deuxième édition constitue une révision technique.

Les principales modifications apportées par rapport à l'édition précédente sont indiquées ci-dessous:

- doublement du nombre d'esclaves, passant de 31 à 62, par l'introduction de sous-adresses;
- introduction du système de sécurité AS-I.

La présente version bilingue, publiée en 2009-11, correspond à la version anglaise.

Le texte anglais de cette norme est issu des documents 17B/1579/FDIS et 17B/1584/RVD.

Le rapport de vote 17B/1584/RVD donne toute information sur le vote ayant abouti à l'approbation de cette norme.

La version française de cette norme n'a pas été soumise au vote.

Cette publication a été rédigée selon les Directives ISO/CEI, Partie 2.

Une liste de toutes les parties de la série de la CEI 62026, regroupées sous le titre général *Appareillage à basse tension – Interfaces appareil de commande-appareil (CDI)*, est disponible sur le site Web de la CEI.

Le comité a décidé que le contenu de cette publication ne sera pas modifié avant la date de maintenance indiquée sur le site Web de la CEI sous "<http://webstore.iec.ch>" dans les données relatives à la publication recherchée. A cette date, la publication sera

- reconduite;
- supprimée;
- remplacée par une édition révisée, ou
- amendée.

IECNORM.COM : Click to view the full PDF of IEC 62026-2:2008

APPAREILLAGE À BASSE TENSION – INTERFACES APPAREIL DE COMMANDE-APPAREIL (CDI) –

Partie 2: Interface capteur-actionneur (AS-i)

1 Domaine d'application et objet

La présente partie de la CEI 62026 spécifie une méthode de communication entre un seul appareil de commande et des éléments de commutation. Elle établit un système d'interopérabilité pour les composants équipés des interfaces de communication spécifiées. Le système complet est appelé "Interface capteur-actionneur (AS-i)".

La présente norme décrit une méthode de connexion des éléments de commutation, tels que les appareillages à basse tension, normalisés dans la CEI 60947, et des appareils de commande. La méthode peut également s'appliquer à la connexion d'autres appareils et éléments.

Lorsque des entrées et des sorties E/S sont décrites dans la présente norme, leur appellation est relative au maître, l'appellation relative à l'application est l'inverse.

La présente norme a pour objet de spécifier les exigences suivantes pour les appareils de circuit de commande et les éléments de commutation.

- les exigences pour un système de transmission et pour les interfaces entre un esclave, un maître et des structures électromécaniques;
- les exigences pour une totale interopérabilité des différents appareils au sein d'un réseau, conformes à la présente norme;
- les exigences pour l'interchangeabilité des appareils au sein d'un réseau, conformes aux profils de la présente norme;
- les conditions de service normales pour les esclaves, les appareils électromécaniques et le maître;
- les exigences relatives à la construction et au fonctionnement;
- les essais pour vérifier la conformité aux exigences.

2 Références normatives

Les documents de référence suivants sont indispensables pour l'application du présent document. Pour les références datées, seule l'édition citée s'applique. Pour les références non datées, la dernière édition du document de référence s'applique (y compris les éventuels amendements).

CEI 60068-2-6:1995, *Essais d'environnement – Partie 2-6: Essais – Essai Fc: Vibrations (sinusoïdales)*

CEI 60068-2-27:1987, *Essais d'environnement – Deuxième partie: Essais – Essai Ea et guide: Chocs*

CEI 60204-1:2005, *Sécurité des machines – Equipement électrique des machines – Partie 1: Règles générales*

CEI 60227-2:1997, *Conducteurs et câbles isolés au polychlorure de vinyle, de tension nominale au plus égale à 450/750 V – Partie 2: Méthodes d'essais*
Amendement 1 (2003)

CEI 60228:2004, *Ames des câbles isolés*

CEI 60304:1982, *Couleurs de référence de l'enveloppe isolante pour câbles et fils pour basses fréquences*

CEI 60352-6:1997, *Connexions sans soudure – Partie 6: Connexions à percement d'isolant – Règles générales, méthodes d'essai et guide pratique*

CEI 60364-4-41:2005, *Installations électriques des bâtiments – Quatrième partie: Protection pour assurer la sécurité – Chapitre 41: Protection contre les chocs électriques*

CEI 60529:1989, *Degrés de protection procurés par les enveloppes (Code IP)*
Amendement 1 (1999)

CEI 60947-1:2007, *Appareillage à basse tension – Partie 1: Règles générales*

CEI 60947-4-1:2000, *Appareillage à basse tension – Partie 4-1: Contacteurs et démarreurs de moteurs - Contacteurs et démarreurs électromécaniques*
Amendement 1 (2002)
Amendement 2 (2005)

CEI 60947-4-2:1999, *Appareillage à basse tension – Partie 4-2: Contacteurs et démarreurs de moteurs - Gradateurs et démarreurs à semiconducteurs de moteurs à courant alternatif*
Amendement 1 (2001)
Amendement 2 (2006)

CEI 60947-5-2:1997, *Appareillage à basse tension – Partie 5-2: Appareils et éléments de commutation pour circuits de commande – Détecteurs de proximité*
Amendement 1 (1999)
Amendement 2 (2003)

CEI 61000-4-2:1995, *Compatibilité électromagnétique (CEM) – Partie 4-2: Techniques d'essai et de mesure – Essai d'immunité aux décharges électrostatiques*
Amendement 1 (1998)
Amendement 2 (2000)

CEI 61000-4-3:2006, *Compatibilité électromagnétique (CEM) – Partie 4-3: Techniques d'essai et de mesure – Essai d'immunité aux champs électromagnétiques rayonnés aux fréquences radioélectriques*

CEI 61000-4-4:2004, *Compatibilité électromagnétique (CEM) – Partie 4: Techniques d'essai et de mesure – Section 4: Essais d'immunité aux transitoires électriques rapides en salves*

CEI 61131-2:2007, *Automates programmables – Partie 2: Spécifications et essais des équipements*

CEI 61140:2001, *Protection contre les chocs électriques – Aspects communs aux installations et aux matériels*
Amendement 1 (2004)

CEI 61508 (toutes les parties), *Sécurité fonctionnelle des systèmes électriques/électroniques/électroniques programmables relatifs à la sécurité*

CEI 61800-2:1998, *Entraînements électriques de puissance à vitesse variable – Partie 2: Exigences générales – Spécifications de dimensionnement pour systèmes d'entraînement de puissance à fréquence variable en courant alternatif et basse tension*

CEI/TS 61915:2003, *Appareillage à basse tension – Principes pour le développement de profils d'appareil pour les appareils industriels mis en réseau*

CEI 62026-1:2007, *Appareillage à basse tension – Interfaces appareil de commande-appareil (CDI) – Partie 1: Règles générales*

CISPR 11:2003, *Appareils industriels, scientifiques et médicaux (ISM) à fréquence radioélectrique – Caractéristiques de perturbations électromagnétiques – Limites et méthodes de mesure*

Amendement 1 (2004)

Amendement 2 (2006)

3 Termes, définitions, symboles et abréviations

Pour les besoins du présent document, les termes, définitions, symboles et abréviations donnés dans la CEI 62026-1 ainsi que les suivants s'appliquent.

3.1 Termes et définitions

Index alphabétique des définitions

Références

		A
adresse		3.1.3
adresse opérationnelle.....		3.1.38
adresse zéro.....		3.1.53
alimentation AS-i		3.1.13
appareil de commande (automate).....		3.1.18
appareils de terrain.....		3.1.26
attribution d'adresse		3.1.4
		B
bit de sélection		3.1.44
		C
circuit de découplage.....		3.1.21
circuit d'équilibrage.....		3.1.49
code d'identification (code ID).....		3.1.28
commande d'exécution		3.1.24
commande de transmission.....		3.1.51
configuration E/S (code E/S).....		3.1.27
cycle AS-i.....		3.1.7
		D
défaut p		3.1.42
détecteur de défaut de mise à la terre.....		3.1.23
données de configuration.....		3.1.16
données mémorisées non volatiles		3.1.37
données mémorisées volatiles		3.1.52
		E
entrée AS-i		3.1.8
esclave		3.1.46
esclave actif		3.1.1
esclave AS-i		3.1.14
		I
image de données de configuration		3.1.17

image de données d'entrée	3.1.29
image de données d'entrée analogiques	3.1.5
image de données de sortie	3.1.40
image de données de sortie analogiques	3.1.6
image de paramètres	3.1.41
interface d'appareil de commande	3.1.19
interface capteur-actionneur (AS-i)	3.1.2
intervalle bit (effectif)	3.1.15
L	
ligne AS-i	3.1.9
limite du courant de sortie	3.1.39
liste de défauts périphériques	3.1.32
liste des esclaves actifs	3.1.30
liste des esclaves détectés	3.1.31
liste des esclaves projetés	3.1.33
M	
maître	3.1.34
maître AS-i	3.1.10
mode d'adressage étendu	3.1.25
P	
phase de détection	3.1.22
phase d'échange des données	3.1.20
pause d'envoi	3.1.45
pause de l'esclave	3.1.47
pause du maître	3.1.35
R	
répéteur	3.1.43
réponse de l'esclave	3.1.48
requête du maître	3.1.36
réseau AS-i	3.1.11
S	
sortie AS-i	3.1.12
T	
transaction	3.1.50

3.1.1

esclave actif

esclave connecté à la ligne AS-i et capable de communiquer correctement

3.1.2

interface capteur-actionneur (AS-i)

ensemble d'interfaces et méthode de communication série pour la connexion de l'appareillage à basse tension et d'autres appareils de terrain simples avec un appareil de commande (automate)

3.1.3

adresse

paramètre numérique hors de l'espace adresse de l'esclave A qui indique un nœud du réseau AS-i

NOTE L'adresse 0 est attribuée aux esclaves qui n'ont pas encore d'adresse attribuée.

3.1.4

attribution d'adresse

remplacement de l'adresse existante de l'esclave AS-i par une nouvelle adresse

3.1.5**image de données d'entrée analogiques (AIDI)**

données d'entrée mémorisées dans le maître, contenant les copies réelles les plus récentes des données reçues des entrées de tous les esclaves actifs en utilisant les types de transactions combinées 1 à 5

3.1.6**image de données de sortie analogiques (AODI)**

données de sortie mémorisées dans le maître à transmettre de manière cyclique à l'esclave avec les sorties en utilisant les types de transactions combinées 1 à 5

3.1.7**cycle AS-i**

ensemble de 33 transactions au maximum

NOTE 1 Un cycle peut, en cas de détection d'une défaillance de la communication, comprendre une retransmission de message.

NOTE 2 En mode d'adressage étendu, deux cycles sont nécessaires pour le transfert des données de tous les esclaves fonctionnant en mode d'adressage étendu.

3.1.8**entrée AS-i**

accès d'entrée d'un esclave, physique (externe) ou logique (interne)

3.1.9**ligne AS-i**

câble bifilaire, utilisé par les esclaves AS-i et le maître AS-i pour transférer des informations et l'alimentation

3.1.10**maître AS-i**

unité sur la ligne AS-i qui gère la communication entre les esclaves et l'appareil de commande (automate)

3.1.11**réseau AS-i**

réseau composé d'un circuit de commande AS-i, des interfaces et des éléments de commutation, par exemple du maître, des esclaves, de l'alimentation, du câble, des prises, des répéteurs

3.1.12**sortie AS-i**

accès de sortie d'un esclave, physique (externe) ou logique (interne)

3.1.13**alimentation AS-i**

alimentation en courant continu et circuit d'équilibrage et de découplage combinés, nécessaires à un réseau AS-i

3.1.14**esclave AS-i**

moyens physiques et logiques pour connecter les appareils de l'application (actionneur, capteur ou autres composants) à la ligne AS-i

NOTE Un esclave peut être un appareil isolé ou faire partie d'un autre appareil.

3.1.15**intervalle bit**

T_{bit}

durée de transmission d'un bit

3.1.16

données de configuration (CD)

valeur de la configuration E/S et du code d'identification (codes d'identification étendus facultatifs) d'un esclave spécifique

3.1.17

image de données de configuration (CDI)

image des données de configuration de tous les esclaves, mémorisée dans le maître AS-i

3.1.18

appareil de commande (automate)

hôte ou opérateur du maître, par exemple un automate programmable, un ordinateur personnel, une passerelle ou un opérateur humain

3.1.19

interface d'appareil de commande

interface logique entre le maître et l'appareil de commande

3.1.20

phase d'échange des données

période de temps pendant laquelle le maître transmet des données de sortie aux esclaves et reçoit des données d'entrée des esclaves

3.1.21

circuit de découplage

partie de l'alimentation AS-i qui sert à découpler la source à courant continu et à mettre en forme la transmission physique des données dans le réseau AS-i

3.1.22

phase de détection

période de temps pendant laquelle la commande d'exécution du maître tente de détecter tous les esclaves connectés et en fonctionnement

NOTE Tous les esclaves détectés sont énumérés dans la liste des esclaves détectés (LDS).

3.1.23

détecteur de défaut de mise à la terre

appareil de surveillance d'isolement spécial compatible avec les exigences du système de transmission AS-i qui permet de détecter la détérioration dissymétrique de l'isolement entre le réseau AS-i et la terre

3.1.24

commande d'exécution

fonction du maître qui permet de commander l'échange de message et fournit plusieurs fonctions à l'interface d'appareil de commande

3.1.25

mode d'adressage étendu

mode permettant de doubler le nombre maximal d'esclaves de 31 (adresses dans la gamme 1 à 31) à 62 (adresses dans la gamme 1A/1B à 31A/31B)

3.1.26

appareils de terrain

appareils connectés à un esclave AS-i, par exemple actionneurs, capteurs, boutons-poussoirs, voyants lumineux, etc.

NOTE Les appareils de terrain "intelligents" sont également équipés d'un circuit AS-i intégré.

3.1.27**configuration E/S (code E/S)**

ensemble de quatre bits qui définissent la direction de la circulation des données aux quatre accès E/S d'un esclave

3.1.28**code d'identification (code ID)**

ensemble de quatre bits qui définissent le type du profil d'un esclave pour une configuration E/S donnée (facultatif: codes ID étendus comprenant 2x4bits supplémentaires)

3.1.29**image de données d'entrée (IDI)**

données d'entrée mémorisées dans le maître, reçues des esclaves

3.1.30**liste des esclaves actifs (LAS)**

liste de tous les esclaves de la ligne AS-i qui sont activés et capables de communiquer correctement avec le maître

NOTE La liste est disponible dans le maître.

3.1.31**liste des esclaves détectés (LDS)**

liste de tous les esclaves réellement détectés par le maître

NOTE La liste est disponible dans le maître.

3.1.32**liste de défauts périphériques (LPF)**

liste de tous les esclaves avec bit de défaut périphérique réglé à "1"

NOTE La liste est disponible dans le maître.

3.1.33**liste des esclaves projetés (LPS)**

liste de tous les esclaves configurés dans le système d'interface comme la configuration cible

NOTE La liste est disponible dans le maître et comprend les données de configuration (CD) de tous les esclaves configurés.

3.1.34**maître**

unité de commande sur la ligne AS-i qui communique en série avec les esclaves

3.1.35**pause du maître**

intervalle de temps entre le dernier bit d'une requête du maître et le premier bit de la réponse de l'esclave au maître, mesuré aux accès du maître

3.1.36**requête du maître**

donnée ou paramètre ou fonction envoyée du maître à un seul esclave (exception: diffusion)

NOTE Cette requête du maître contient soit des données (à déplacer vers les accès de sortie de l'esclave), soit des paramètres, soit une commande.

3.1.37**données mémorisées non volatiles**

données qui restent inchangées à la suite d'une coupure de l'alimentation

3.1.38

adresse opérationnelle

adresse de l'esclave AS-i différente de l'adresse zéro

3.1.39

limite du courant de sortie

I_{Lim}

courant de sortie de l'alimentation à ne pas dépasser quelles que soient les conditions d'environnement et de charge

3.1.40

image de données de sortie

ODI

données de sortie mémorisées dans le maître à transférer vers les esclaves AS-i

3.1.41

image de paramètres

PI

paramètres (ensembles de 4 bits) qui définissent la fonctionnalité de l'ensemble des différents esclaves dans le réseau AS-i

3.1.42

défaut p

dispositif d'un esclave destiné à signaler les défauts périphériques au maître

NOTE Dans le cas d'un défaut périphérique et d'une requête "Read_Status_Request" du maître, la réponse de l'esclave est "1" dans le bit S1.

3.1.43

répéteur

appareil qui régénère le signal AS-i et assure l'isolement galvanique entre les parties du réseau AS-i afin de pouvoir réaliser des longueurs de réseau supérieures à 100 m

3.1.44

bit de sélection

bit de la requête du maître utilisé en mode d'adressage étendu pour différencier l'esclave A de l'esclave B

3.1.45

pause d'envoi

intervalle de temps après réception de la réponse de l'esclave pendant lequel il n'y a aucune transmission

3.1.46

esclave

appareil de réseau ou partie d'un autre appareil qui assure l'interface avec la ligne AS-i et communique avec le maître

3.1.47

pause de l'esclave

intervalle de temps entre le dernier bit d'une réponse de l'esclave et le début du premier bit de la requête suivante du maître, mesuré aux accès du maître

3.1.48

réponse de l'esclave

message de l'esclave au maître après qu'une requête du maître a été reçue et traitée sans erreur

NOTE Cette réponse contient soit des données, soit le résultat d'une commande.

3.1.49**circuit d'équilibrage**

partie de l'alimentation AS-i destinée à la mise en forme de la transmission physique des données au sein du réseau AS-i

3.1.50**transaction**

(simple) combinaison d'une requête du maître et d'une réponse de l'esclave avec une pause du maître

NOTE Une distinction est faite entre une transaction simple telle que définie ci-dessus et les transactions combinées de types différents. Ces dernières sont une combinaison d'une série de plusieurs transactions simples dont le contenu de l'information est lié de façon bien définie.

3.1.51**commande de transmission**

fonction du maître qui commande la transmission de données, les pauses de transmission et les retransmissions en cas de défaillances (par exemple défaillances de transmission, absence de réponse de l'esclave, réponse invalide reçue, etc.)

3.1.52**données mémorisées volatiles**

données qui peuvent changer à la suite d'une coupure de l'alimentation

3.1.53**adresse zéro**

adresse spécifique réservée pour l'attribution en ligne d'une nouvelle adresse à un esclave AS-i

3.2 Symboles et abréviations

AIDI	Image de données d'entrée analogiques
AODI	Image de données de sortie analogiques
APF	Défaillance de l'alimentation AS-i
APM	Modulation d'impulsions alternatives
APO	Mise sous tension AS-i
AS-i	Interface capteur-actionneur
ASI+	potentiel positif du réseau AS-i
ASI-	potentiel négatif du réseau AS-i
CB	bit de commande
CD	données de configuration
CDI	image de données de configuration
EB	bit de fin
IDI	image de données d'entrée
I_e	courant assigné de l'alimentation AS-i
I_{lim}	limite de courant de l'alimentation AS-i
LAS	liste des esclaves actifs
LDS	liste des esclaves détectés
LPF	liste des esclaves signalant un état de défaut périphérique
LPS	liste des esclaves projetés
MAN	code Manchester II
ODI	image de données de sortie
PB	bit de parité

PCD	données de configuration constantes
PI	image de paramètres
PP	paramètre constant
PSK	transmission par déplacement de phase
SEL	Bit de sélection utilisé pour l'adressage étendu
ST	bit de début
T_{bit}	Intervalle bit
TS	Etat d'une transaction
00_{Hex}	représentation hexadécimale des valeurs, par exemple $1F_{\text{Hex}} = 31$, $F_{\text{Hex}} = 15$
00_{Bin}	représentation binaire des valeurs, par exemple $1100_{\text{Bin}} = 12$, $0110_{\text{Bin}} = 6$

4 Classification


4.1 Vue d'ensemble

Le système AS-i sera principalement appliqué au niveau le plus faible dans une hiérarchie d'automatisation à niveaux multiples. L'AS-i se concentre sur les exigences typiques pour connecter des appareils à deux états avec un appareil de commande (automate). Ainsi, l'AS-i satisfait les exigences en matière de construction de machines et d'installations pour lesquelles le traitement en temps réel, une conception rentable, l'installation, le fonctionnement, la maintenance et le service sont essentiels.

L'AS-i peut être utilisée comme une interface physiquement intégrée dans les actionneurs, les capteurs ou autres appareils et éléments eux-mêmes, permettant de concevoir des éléments binaires "intelligents" (actionneurs, capteurs ou autres appareils et éléments). En variante, l'AS-i peut être utilisée dans des modules séparés, chacun de ces modules établissant une interface pour un maximum de quatre actionneurs, capteurs ou autres appareils et éléments conventionnels disponibles sur le marché.

Pour connecter cette variété d'actionneurs, capteurs ou autres appareils et éléments à un appareil de commande, l'AS-i est intégrée à une structure de deux unités différentes qui présentent trois interfaces comme représenté à la Figure 1.

Sur le plan logique, le système AS-i est un système de communication maître-esclave composé d'un seul maître et de 31 esclaves au maximum (62 avec adressage étendu). Le maître transmet des données et des paramètres à chaque esclave spécifique. L'esclave passe les données aux accès de sortie ou exécute la procédure demandée (par exemple Reset_Slave) et renvoie au maître les données d'entrée ou le résultat de l'exécution réussie de la procédure.



IEC 1145/2000

Figure 1 – Composants et interfaces AS-i

Le concept AS-i est indépendant du type spécifique d'actionneurs, capteurs ou autres appareils et éléments. Ce concept définit les mécanismes et tous les composants pour la communication avec un appareil de commande (automate). Il offre des structures électromécaniques pour un "système d'interconnexion" normalisé pour l'installation d'actionneurs, capteurs ou autres appareils et éléments très simples dans un réseau AS-i.

Les annexes définissent des profils esclave et maître pour des types d'actionneurs, capteurs ou autres appareils et éléments communs, souvent utilisés dans des systèmes AS-i.

4.2 Composants et interfaces

Comme le montre la Figure 1, le système AS-i comprend les composants et interfaces suivants.

4.2.1 Composants

Esclave AS-i

L'unité à laquelle le maître peut accéder par la ligne AS-i pour des échanges de données, du paramétrage et de la surveillance. L'esclave a un comportement logique et fonctionnel bien défini. Il répond immédiatement à une requête spécifique du maître et assure qu'un dysfonctionnement de l'actionneur, du capteur, d'un autre appareil connecté ou de l'esclave lui-même ne perturbe pas la communication entre le maître et les autres esclaves du réseau.

NOTE 1 La définition d'un esclave AS-i est logique par nature mais elle couvre également les exigences physiques pour la transmission de données par le réseau AS-i. La réalisation concrète d'un esclave dépend de la mise en application; par exemple la présente norme ne définit pas une configuration de broches spécifique d'une puce esclave intégrée.

Maître AS-i

L'unité qui organise, surveille le réseau et qui gère les échanges de données, paramètres et commandes avec l'esclave AS-i à travers la

ligne AS-i. Le maître a un comportement logique et fonctionnel bien défini. Le maître transmet des requêtes du maître aux esclaves AS-i et reçoit les réponses immédiates de ces esclaves.

NOTE 2 La définition d'un maître AS-i est principalement logique par nature mais elle couvre également les exigences physiques pour la transmission de données par le réseau AS-i. La réalisation concrète d'un maître dépend de sa mise en application. Les "profils de maître" spécifiés dans l'Annexe B définissent les ensembles minimaux de fonctions et de commandes des différents types de maîtres.

Alimentation AS-i Fournit l'alimentation au réseau AS-i et contient le circuit de découplage.

Répéteur AS-i L'unité qui régénère le signal AS-i et assure l'isolement galvanique entre les parties du réseau AS-i afin de pouvoir réaliser des longueurs de réseau supérieures à 100 m.

Ligne AS-i Fournit la connexion des signaux et de la puissance en courant continu entre les appareils AS-i.

4.2.2 Interfaces logiques

Interface 1 Interface esclave qui connecte l'esclave AS-i aux actionneurs, capteurs ou autres appareils et éléments. Elle est caractérisée par plusieurs accès qui définissent le comportement de l'entrée, de la sortie ou de l'E/S bidirectionnelle, celui des paramètres de l'esclave AS-i, la synchronisation des signaux, et l'alimentation des actionneurs, capteurs ou autres appareils et éléments.

NOTE 1 L'interface 1 est conceptuelle par nature. La représentation concrète de l'interface dépend principalement de la mise en application. Elle n'est définie dans une plus grande mesure que par les profils d'esclave plus limités donnés dans l'Annexe A.

Interface 2 Fournit toutes les exigences logiques, physiques et mécaniques nécessaires pour l'échange de données et la distribution d'énergie. Elle comprend la signalisation des informations codées, les transactions AS-i, les exigences mécaniques et électriques du réseau et l'alimentation AS-i.

NOTE 2 L'interface 2 est concrète par nature. Elle comprend la structure de bus. La présente norme définit les exigences de l'interface 2 pour assurer l'interopérabilité de tous les composants.

Interface 3 Interface entre l'appareil de commande et le maître AS-i qui fournit toutes les fonctions utilisées par l'appareil de commande pour accéder au maître AS-i afin d'envoyer des données aux esclaves ou d'en recevoir, d'envoyer des commandes cycliques à un esclave, pour mettre ou enlever des marques ou des valeurs dans plusieurs listes dans le maître. Cette interface permet à l'appareil de commande de gérer le comportement du maître et ainsi le comportement du système AS-i. Des fonctions types incluent "set_something" (mettre quelque chose) dans le maître ou "get_some_information" (prendre des informations) du maître.

NOTE 3 L'interface 3 est conceptuelle par nature. La représentation concrète de l'interface dépend de sa mise en application. Dans une large mesure, elle dépend des caractéristiques du système de commande considéré.

4.2.3 Interfaces physiques

Interface A Définit la connexion physique entre l'appareil de terrain et le circuit esclave AS-i, y compris l'interface physique, les niveaux des signaux et, éventuellement, les besoins en énergie.

Interface B Définit la connexion physique du circuit esclave AS-i à la ligne AS-i, y compris l'interface physique (mécanique/électrique), les caractéristiques des signaux et les besoins en énergie.

Interface C Définit la connexion physique du circuit maître AS-i à la ligne AS-i, y compris l'interface physique (mécanique/électrique), les caractéristiques des signaux et les besoins en énergie.

Interface D La définition de cette interface physique est en dehors du domaine d'application de la présente norme et doit être fournie par le constructeur.

Interface E Définit la connexion physique de l'alimentation AS-i, y compris le circuit de découplage des signaux, à la ligne AS-i.

Interface F Définit l'interface physique entre l'appareil de terrain et une éventuelle alimentation auxiliaire.

5 Caractéristiques

5.1 Vue d'ensemble

Le système AS-i est une transmission de données numérique, en série et multipoint d'un maître avec des actionneurs et des capteurs ou autres appareils comprenant une alimentation. Les données et l'énergie sont transmises sur le même câble bifilaire.

Le système AS-i est conçu pour la classe de protection III (TBTP) conformément à la CEI 61140 (voir 8.2). Par conséquent, tous les composants doivent satisfaire aux exigences correspondantes.

Le système de transmission AS-i établit la communication entre les 62 esclaves AS-i au maximum et le maître AS-i, c'est-à-dire qu'il représente l'interface 2 entre un maître et les esclaves (voir Figure 1). Le maître AS-i doit appeler les esclaves individuels et obtenir immédiatement leurs réponses.

Les paragraphes 5.2 à 5.4 définissent les exigences physiques et les paragraphes 5.5 à 5.7 définissent les exigences logiques de ce système de transmission (messages à échanger).

Les paragraphes ci-dessous définissent des exigences supplémentaires spécifiques au moyen de transmission (8.1), pour l'alimentation (8.2), pour le répéteur et d'autres composants (8.3), pour l'esclave (8.4) et pour le maître (8.5).

5.2 Caractéristiques des signaux

Les caractéristiques du signal transmis et la modulation sont définies dans le présent paragraphe.

5.2.1 Codage de la transmission




Figure 2 – Codage de la transmission

NOTE Du fait que le signal d'information est superposé à une tension d'alimentation en courant continu, il faut utiliser une modulation ne contenant aucune tension continue. La transmission est asynchrone. Pour simplifier la synchronisation de l'esclave, une information de synchronisation intégrée en série dans la circulation des signaux de données est prévue.

Tous les messages sont codés au format Manchester II. Chaque message comprend un bit de début et un bit de fin. L'état inactif est représenté par un "1". Un "0" est codé par un demi-intervalle bit au niveau fort suivi d'un demi-intervalle bit au niveau faible. Un "1" est codé par un demi-intervalle bit au niveau faible suivi d'un demi-intervalle bit au niveau fort.

La modulation doit être réalisée par la modulation d'impulsions alternatives (APM) avec une forme d'onde de signal $\sin^2$. Le front montant du format Manchester II doit être représenté comme une impulsion positive et le front descendant comme une impulsion négative.

Le principe de codage et de décodage de la transmission est présenté à la Figure 2.

5.2.2 Vitesse de transmission

L'intervalle bit (T_{Bit}) doit être de 6 μs . La fréquence de la séquence numérique doit donc être de 166 $\frac{2}{3}$ kBit/s.

5.2.3 Exigences du transmetteur

Le transmetteur, du maître et de l'esclave, doit être installé comme un puits de courant. Le signal de courant est superposé à la tension continue du réseau AS-i. Un front descendant du signal codé Manchester II doit provoquer un courant de

$$i(t) = I_{\text{send}} * \left(\frac{t}{3\mu\text{s}} - \frac{1}{2\pi} \sin\left(\frac{2\pi}{3\mu\text{s}} t\right) \right)$$

Un front montant doit provoquer un courant de

$$i(t) = I_{\text{send}} * \left(1 - \frac{t}{3\mu\text{s}} + \frac{1}{2\pi} \sin\left(\frac{2\pi}{3\mu\text{s}} t\right) \right)$$

L'amplitude I_{send} du courant de modulation doit être comprise entre 55 mA et 68 mA.

La déviation maximale par rapport à l'intervalle bit nominal ne doit pas dépasser $\pm 0,1$ % pour le maître et $\pm 0,2$ % pour l'esclave.

5.2.4 Exigences du récepteur

Avec les inductances du circuit de découplage de l'alimentation, la forme d'onde du courant d'envoi définie en 5.2.3 génère une impulsion négative à chaque front montant et une impulsion positive à chaque front descendant. La forme d'onde des impulsions est de façon idéale:

$$u(t) \approx \pm U_{\text{send}} * \sin^2\left(\frac{2\pi}{6\mu\text{s}} t\right)$$

avec $U_{\text{send}} = \text{const} \approx 2 \text{ V}$

NOTE 1 Dans un système AS-i réel, le front descendant des impulsions est aplati à cause des caractéristiques du circuit de découplage. De plus, les amplitudes et la forme d'onde sont influencées par les propriétés physiques de la ligne AS-i. Il faut, par conséquent, que les récepteurs puissent détecter un spectre d'impulsion plus complexe.

Le récepteur doit pouvoir recevoir et décoder un message tel que décrit ci-dessous (voir Figure 3).

L'amplitude maximale d'impulsion $U_{\max}$ d'un message peut varier entre 1,5 V crête et 4 V crête.

NOTE 2 Les différences d'amplitude $U_{\max}$ entre des requêtes du maître consécutives ne varient pas dans une configuration. Ne sont représentées que les valeurs extrêmes dans différentes configurations et différents emplacements de l'esclave sur la ligne AS-i. Dans une configuration constante, le rapport maximal de $U_{\max}$ entre deux réponses de l'esclave à différents emplacements sur la ligne est de 1:1,5.

- L'amplitude d'une impulsion valide dans un message peut varier de 65 % à 100 % de l'amplitude maximale $U_{\max}$.

NOTE 3 Pour les esclaves conformes aux précédentes versions de la présente norme, elle peut varier de 80 % à 100 %.

Des impulsions valides commencent dans une fenêtre de temps de $(n * 3 \mu s)_{-0,5 \mu s}^{+1,0 \mu s}$ par rapport à l'impulsion initiale U_{init} . Ces impulsions doivent être acceptées par le récepteur.

Des impulsions en dehors d'une fenêtre de $(n * 3 \mu s)_{-0,8 \mu s}^{+1,6 \mu s}$ ne doivent pas être acceptées par le récepteur.

Des impulsions (bruit, oscillation après l'impulsion) jusqu'à 30 % de $U_{\max}$ ne doivent pas perturber la réception du message.



Figure 3 – Exigences du récepteur

NOTE 4 Des déviations d'impulsions de $-0,8 \mu s$ jusqu'à $+1,6 \mu s$ peuvent se produire du fait d'une combinaison de différents effets, par exemple de la charge capacitive sur la ligne AS-i, des déviations de la fréquence d'oscillation dans le transmetteur et dans le récepteur.

5.3 Distribution de l'alimentation et des données

5.3.1 Généralités

La transmission simultanée des données et de l'alimentation sur la ligne AS-i nécessite des spécifications techniques pour découpler les données et l'alimentation.

L'alimentation AS-i doit fournir l'alimentation en courant continu de tout le réseau. Elle doit aussi réaliser la mise en forme de la transmission physique des données dans le système. Cela comprend l'équilibrage, la formation et l'adaptation des signaux de transmission en fonction des exigences des signaux définies en 5.2. Le circuit d'adaptation est désigné "circuit de découplage".

Bien que les fonctions de ces composants soient indépendantes, il est utile de les combiner pour des raisons pratiques.

La combinaison d'une alimentation en courant continu, d'un circuit d'équilibrage et d'un circuit de découplage est désignée "alimentation AS-i".




Figure 4 – Alimentation AS-i

5.3.2 Exigences de l'alimentation AS-i

Les exigences de l'alimentation AS-i sont représentées dans le Tableau 1 :

Tableau 1 – Spécifications de l'alimentation AS-i

Caractéristique	Spécification
Tension de sortie entre ASI+/ASI- (sur toute la plage de charge)	$U_{ASI} = 29,5 \text{ V c.c. à } 31,6 \text{ V c.c.}$
Courant de sortie nominal	I_e tel que spécifié par le constructeur
Courant additionnel pour répondre à la charge nécessaire pour la connexion d'esclaves supplémentaires en fonctionnement normal	$I_a = 0,4 \text{ A}$ (12,5 mA pour chaque esclave classique / 6,5 mA pour chaque esclave en mode d'adressage étendu)
Limite de courant	$I_{lim} > I_e + I_a$
Amplitude de bruit dans la plage de courant (mesurée entre ASI+/ASI-)	50 mV _{crête à crête} entre 10 kHz et 500 kHz (bande de bruit visible sur l'oscilloscope)
Ondulation à basse fréquence (sauf dans la situation de surcharge)	300 mV _{crête à crête} dans la plage de fréquences entre 0 kHz et 10 kHz
Retard à la mise sous tension	$\leq 2 \text{ s}$ après atteinte de 5 V aux bornes de sortie

NOTE Il convient que les changements de la tension d'entrée ou du courant de charge n'affectent pas la communication sur la ligne AS-i; il convient que l'activité de transmissions AS-i n'affecte pas l'alimentation. Il convient que l'effet total sur la ligne AS-i ne dépasse pas la valeur de 50 mV_{crête à crête} ou 300 mV_{crête à crête}, respectivement, voir ci-dessus.

5.3.3 Comportement au démarrage

Deux secondes après avoir atteint 5 V la première fois, le niveau de tension doit atteindre la valeur maximale de la tension de démarrage du maître (26,5 V). L'intervalle de temps entre la tension minimale de démarrage du maître (22,5 V $\pm$ 1 V, voir 8.5.2.1) et le niveau minimal de tension AS-i (29,5 V) doit être inférieur à 1 s. Le niveau de tension doit augmenter de façon constante de 5 V jusqu'à la tension de fonctionnement normal (29,5 V à 31,6 V).

NOTE La deuxième exigence est importante car le maître commence à fonctionner lorsque la tension dépasse sa tension de démarrage de 22,5 V $\pm$ 1 V.

Pendant le démarrage, l'alimentation doit fournir un courant majoré afin de correspondre au chargement dans le système. Ce courant majoré est égal à une capacité de 15 mF.

A partir d'un niveau de tension de 5 V, l'alimentation doit fournir le courant de sortie nominal I_e plus un courant additionnel pour charger la capacité sus-indiquée de 15 mF pour répondre aux limitations de temps.

5.3.4 Équilibrage et circuit de découplage

Les circuits d'équilibrage et de découplage assurent plusieurs fonctions du système de transmission AS-i:

- alimentation en courant continu à la ligne AS-I;
- mise en forme des signaux;
- terminaison de l'impédance (pour la ligne physique);
- équilibrage de la ligne AS-i par rapport à la terre;
- réjection de bruit de mode commun.

Le réseau de découplage équivalent comprend deux inductances et deux résistances ainsi que les condensateurs d'équilibrage C_s comme représenté à la Figure 5.




Figure 5 – Schéma équivalent de circuit d'équilibrage et de découplage

Les condensateurs d'équilibrage C_s doivent être situés le plus près possible du circuit de découplage. Ces capacités assurent une relation de symétrie de ASI+/ASI- par rapport à la terre. Des valeurs égales d'au moins 100 nF sont conseillées.

Tableau 2 – Spécifications du circuit d'équilibrage et de découplage

Caractéristique	Spécification
Inductance entre ASI+/ASI-	$100 \mu\text{H} \pm 10 \%$ ($I_L=0$ à $I_{L\text{max}}$)
Court-circuit / surcharge	Peut s'appliquer pendant une durée indéterminée sans endommager le circuit de découplage
Symétrie de ASI+/- par rapport à la terre	$0,98 \leq Z_1 / Z_2 \leq 1,02$ dans la plage de fréquences de 10 kHz à 300 kHz et toute la plage de charge
Impédance de source	$ Z_{\text{sortie}} < 0,5 \Omega$ dans la plage de 10 kHz à 300 kHz
Impédance de découplage (C_s)	$ Z_s < 5 \Omega$ dans la plage au-dessus de 300 kHz

5.4 Topologie AS-i et autres composants

5.4.1 Ligne AS-i (exigences minimales)

Le moyen de transmission AS-i peut être réalisé avec n'importe quel câble, blindé ou non blindé, pour lequel les caractéristiques suivantes doivent être assurées pour toute la plage de fonctionnement:

à une fréquence de 167 kHz:

- R' : < 90 mΩ/m
- C' : < 80 pF/m
- Z : 70 Ω à 140 Ω
- G' : ≤ 5 μS/m
- L' : 400 nH/m à 1 300 nH/m
- t' : ≤ 8,3 ns/m

La section recommandée est de $2 \times 1,5 \text{ mm}^2$.

Pour des lignes de connexions courtes sans câbles de dérivation additionnels, d'autres spécifications peuvent être tolérées, si la chute de tension continue sur ces lignes n'affecte pas la fonction des appareils connectés.




Figure 6 – Modèle du moyen de transmission AS-i

NOTE 1 L'impédance caractéristique Z d'une ligne de transmission est définie par ses constantes distribuées R' , L' , C' , G' et la fréquence utilisée par l'équation

$$Z = \sqrt{\frac{R' + j\omega L'}{G' + j\omega C'}}$$

Les constantes distribuées peuvent être mesurées sur une courte longueur électrique de la ligne de transmission à extrémité respectivement ouverte (G' , C') et raccourcie (R' , L'). Les limites supplémentaires de Z et le temps de retard de transmission t' sont dus à l'exclusion des combinaisons de constantes distribuées susceptibles de générer des valeurs élevées ou faibles défavorables de l'impédance caractéristique.

NOTE 2 Tout câble qui correspond aux caractéristiques ci-dessus peut être utilisé comme ligne AS-i. Cependant, plusieurs exigences et tolérances de la présente norme sont destinées à limiter une chute de tension totale (courant continu) sur le moyen de transmission AS-i jusqu'à 3 V. Il est recommandé de choisir la section de façon telle qu'aucune chute de tension supérieure n'apparaisse. Si un câble, utilisé comme ligne AS-i, ne correspond pas aux données sus-mentionnées, la longueur totale de 100 m pour tout le réseau peut être affectée.

NOTE 3 Le retard de transmission d'un signal sur la ligne AS-i est défini par l'équation

$$t' = \sqrt{L'C' - \frac{R'G'}{\omega^2}}$$

et est généralement égal à 0,6 μs/100 m dans une direction.

5.4.2 Topologie AS-i

La topologie AS-i est une structure à arborescence. La longueur totale de la ligne AS-i ne doit pas dépasser 100 m. Cette longueur doit être calculée comme la somme de toutes les lignes de connexion.

Aucune connexion à la terre ne doit exister dans le réseau à part l'accès TERRE de l'alimentation.

NOTE L'AS-i a été conçue comme un système symétrique. Une bonne symétrie assure une meilleure réjection de l'émission indésirable des composants du signal AS-is ainsi que de l'incidence du bruit de l'AS-i, même si le système est relativement important et bien distribué. Ceci est important car le réseau n'est pas blindé et peut agir comme une antenne.

En fonctionnement normal, aucune chute de tension de plus de 3 V ne doit se produire entre l'alimentation et tout point du réseau, sauf tolérance d'une éventuelle chute de tension plus élevée spécifiée dans la documentation du produit d'un esclave spécifique.

5.4.3 Répéteur AS-i

La longueur totale de la ligne AS-i est limitée à 100 m. Un répéteur AS-i régénère le signal AS-i et assure l'isolement galvanique entre les parties du réseau AS-i afin de pouvoir réaliser des longueurs de réseau supérieures à 100 m.

Du fait des limitations de synchronisation, il n'est pas autorisé de connecter plus de deux répéteurs en série. Il est cependant possible d'utiliser plusieurs répéteurs en parallèle tant qu'ils sont connectés à différents câbles de dérivation de l'arborescence du réseau.

5.4.4 Détecteur de défaut de mise à la terre AS-i

Conformément à la CEI 60204-1, les défauts de mise à la terre sur tout circuit de commande ne doivent en aucun cas provoquer un démarrage intempestif, des déplacements dangereux potentiels ou l'arrêt de la machine. Pour satisfaire à cette exigence, la CEI 60204-1 stipule que les circuits de commande non connectés à un circuit de mise à la terre doivent être équipés d'un appareil de surveillance d'isolement qui, soit signale un défaut de mise à la terre ou, interrompt automatiquement le circuit après détection d'un défaut de mise à la terre.

Lorsqu'un réseau AS-i est utilisé pour contrôler d'éventuels déplacements dangereux d'une machine et que la CEI 60204-1 s'applique, un appareil de surveillance d'isolement doit être installé. Lorsque le réseau AS-i comporte des parties séparées qui sont isolées les unes des autres, un appareil de surveillance d'isolement doit être utilisé pour chaque partie isolée du réseau.

L'appareil de surveillance d'isolement utilisé dans les réseaux AS-i doit être compatible avec les exigences du système de transmission AS-i. De plus amples informations sont données en 8.3.2.

5.5 Communication

5.5.1 Principes de communication

Le système AS-i est un système de communication maître-esclave composé d'un seul maître et de 31 esclaves au maximum (62 avec adressage étendu). Chaque esclave doit avoir une adresse unique comprise entre 1 et 31 (1A/1B à 31A/31B avec adressage étendu). Cette adresse est appelée adresse opérationnelle. L'adresse opérationnelle doit être non volatile. Seuls les esclaves avec une adresse opérationnelle doivent répondre aux requêtes de données et de paramètres du maître.

L'adresse zéro est utilisée pendant le changement d'une adresse de l'esclave. Normalement, l'adresse zéro est volatile, sauf pour des esclaves sortant de l'usine. Pour de plus amples informations, voir 8.4.

Une transaction unique doit être composée d'une requête du maître et d'une réponse de l'esclave. Une transaction combinée est composée de plusieurs transactions uniques.

5.5.2 Commande de transmission

L'échange de données entre le maître unique et jusqu'à 31 (62 avec adressage étendu) esclaves est réalisé par l'exécution de transactions (voir Figure 7). Une transaction doit commencer par une requête du maître. Le maître attend une réponse de l'esclave pendant un certain temps. Si le maître ne reçoit aucune réponse valide de l'esclave pendant cet intervalle de temps, il doit interpréter l'absence d'une réponse de l'esclave comme une réponse négative. Il peut retransmettre la requête du maître une fois. Après avoir reçu une réponse valide et après l'écoulement de la pause d'envoi, le maître doit commencer la transaction suivante. Un esclave ne doit pas répondre s'il détecte une requête du maître erronée ou si le maître émet une requête non définie. L'esclave ne doit donner aucune réponse négative.




Figure 7 – Transactions

5.5.3 Exigences de synchronisation

Tous les intervalles de temps spécifiés dans le présent paragraphe sont liés aux signaux sur la ligne AS-i au niveau des bornes du maître.

Un exemple de la méthode de mesure de la pause du maître est représenté à la Figure 9. Les autres pauses doivent être mesurées. La requête du maître et la réponse de l'esclave commencent avec un zéro en premier bit. Du fait du format Manchester II, ce bit de début n'engendre qu'une impulsion de tension négative dans la seconde moitié du premier intervalle bit.

NOTE 1 Chaque récepteur échantillonne les impulsions de tension avec une certaine valeur seuil. Par conséquent et du fait des filtres analogiques, le début des intervalles bit internes peut différer de ceux représentés à la Figure 9.

NOTE 2 La "pause du maître" est contrôlée par l'esclave et la "pause de l'esclave" est contrôlée par le maître. Ces désignations, bien qu'illogiques, sont conservées pour des raisons historiques.




Figure 8 – Pause du maître et de l'esclave du point de vue du maître/esclave




Figure 9 – Représentation de la pause du maître

Une transaction est décomposée en deux actions (requête du maître et réponse de l'esclave) et deux intervalles de temps (pause du maître et pause d'envoi). Une temporisation de la réponse de l'esclave surveille l'éventuelle absence de réponse de l'esclave:

1. **Requête du maître:** Transmission d'un message du maître à un seul esclave et attente d'une réponse de l'esclave.
 2. **Pause du maître:** Pendant cet intervalle de temps, l'esclave exécute la fonction demandée, génère les données de réponse et commence dans cet intervalle de temps à émettre la réponse au maître. Si un esclave répond à une requête du maître, il doit commencer à émettre sa réponse dans un intervalle de 2 à 5 intervalles bit après la fin de la requête du maître. Le maître doit être capable d'accepter le début d'une réponse de l'esclave dans un intervalle de 12 à 63 μs après la fin de sa requête.
- NOTE 3 Pour optimiser la suppression du bruit, il convient d'arrêter le récepteur du maître AS-i pendant la pause du maître pendant $\geq 1,5$ intervalles bit.
- 3.. **Réponse de l'esclave:** Transmission au maître des données de l'esclave ou du résultat de la commande.
 4. **Pause de l'esclave:** Après réception de la réponse de l'esclave, il doit y avoir un intervalle minimal pendant lequel aucune autre transmission ne doit se produire. Cette

pause doit être de 1,5 à 2 intervalles bit. L'esclave doit être capable d'accepter le début d'une requête du maître après une pause de l'esclave de 6 μ s.

5. **Pause d'envoi:** Après réception de la réponse de l'esclave, il doit y avoir un intervalle de temps minimal pendant lequel aucune autre transmission ne doit se produire. Pendant le fonctionnement normal avec plus de 30 transactions par cycle AS-i, l'intervalle de temps de cette pause doit être d'une pause de l'esclave. S'il y a 30 transactions ou moins par cycle AS-i, cette pause d'envoi peut être prolongée jusqu'à un maximum de 500 μ s. Dans ce cas, la durée du cycle AS-i ne doit pas dépasser 5 ms, y compris la phase de gestion et d'inclusion.
6. **Temporisation de la réponse de l'esclave:** Si le maître ne reçoit pas de réponse de l'esclave pendant un temps défini (temporisation de la réponse de l'esclave), le maître doit soit terminer la transaction, soit répéter la transmission. Cette période doit être de 11 intervalles bit $\frac{+0 \mu s}{-3 \mu s}$.

NOTE 4 Ceci concerne le retard de transmission sur la ligne et l'utilisation éventuelle de répéteurs.

Le chronométrage de temporisation doit commencer à la fin de la transmission de la requête du maître.

NOTE 5 Dans cette temporisation de la réponse de l'esclave, le maître attend le début d'un télégramme de réponse de l'esclave. Après cette période de temps, la fonction de transmission détermine l'absence de réponse d'un esclave.

7. **Temps de retard pour le répéteur:** Le temps de retard maximal pour un répéteur doit être inférieur ou égal à 7 μ s dans chaque direction.

NOTE 6 La pause du maître doit être inférieure ou égale à 63 μ s (voir temporisation de la réponse de l'esclave). Dans le cas de deux répéteurs en série, on constate la présence d'un esclave synchrone derrière le second répéteur et le temps de retard de transmission d'une ligne de 300 m est d'environ 5 μ s. Le temps de retard maximal d'un répéteur est de 7 μ s dans chaque direction. Le temps de retard d'un répéteur doit être mesuré comme le temps écoulé entre l'arrivée d'une impulsion de tension donnée et la sortie de l'impulsion de tension correspondante sur l'autre ligne.

NOTE 7 Avec les composants actuellement disponibles, une durée du cycle AS-i spécifiée doit être calculée comme suit:

$$\begin{array}{rclcl}
 n * \text{Requête du maître} & = & n * & (14 \text{ Bit}) = n * 84 \mu s & = & 2\,772 \mu s & \text{Si } n = 33 \\
 + n * \text{Pause du maître} & = & n * & (3 \text{ Bit}) = n * 16 \mu s \text{ (synchr. esclave)} & = & 528 \mu s \\
 + n * \text{Réponse de l'esclave} & = & n * & (7 \text{ Bit}) = n * 42 \mu s & = & 1\,386 \mu s \\
 + n * \text{Pause d'envoi} & = & n * & (2 \text{ Bit}) = n * 12 \mu s \text{ (min.)} & = & 396 \mu s \\
 \hline
 = & T_{\text{cycle}} & = & n * (26 \text{ Bit}) = n * 154 \mu s \text{ (min.)} & = & 5\,082 \mu s
 \end{array}$$

où n est le nombre de toutes les requêtes AS-i pendant l'échange de données au cours du cycle AS-i et de la phase d'inclusion, y compris une répétition. En fonctionnement normal, n est le nombre d'esclaves activés plus 2. L'utilisation de 62 esclaves au maximum en mode d'adressage étendu n'affecte pas ce calcul.

5.6 Transactions AS-i

5.6.1 Récapitulatif des transactions

Quatre types de transaction AS-i sont définis pour l'échange de données, le paramétrage, la gestion du réseau et les diagnostics. Toutes les requêtes du maître et les réponses de l'esclave ont la même structure et la même longueur de 14 bits (maître) et 7 bits (esclave).

Le maître peut être capable d'émettre toutes ou seulement certaines des requêtes énumérées dans les Tableaux 4 et 5 pour démarrer une transaction. Les esclaves doivent être capables d'exécuter et de répondre à toutes les requêtes du maître définies avec l'exception possible de la requête Address_Assignment et de la requête R1. (Pour de plus amples informations, voir l'Annexe B, Profils de maître AS-i).

5.6.2 Définition des requêtes du maître

Les types suivants de requêtes du maître sont définis:

Data_exchange Fourniture et/ou réception de la trame aux accès sortie/entrée de données de l'esclave.

Write_parameter Fourniture et/ou réception de la trame aux accès de paramétrage de l'esclave.

Address_assignment Attribution d'une adresse non volatile (0...31 pour le mode d'adressage normalisé / 0,1A/1B,...31A/31B pour le mode d'adressage étendu) à l'esclave avec une adresse zéro.

Commandes Fonctions diverses telles que réinitialisation, lecture de la configuration et lecture de l'état de l'esclave.

Un récapitulatif de toutes les requêtes du maître est donné dans les Tableaux 4 et 5. Tous les autres codes possibles (non encore utilisés dans la présente norme) sont réservés et ne doivent pas être appliqués par toute mise en application de maître ou d'esclave utilisée pour les réseaux AS-i.

5.6.3 Structure et sémantique des requêtes du maître

Les requêtes émises par le maître et reçues par l'esclave sont composées de six éléments comme suit:

Bit de début	Bit de commande	Adresse	Information	Bit de parité	Bit de fin

Les bits d'une requête du maître doivent être comme suit:




Figure 10 – Structure d'une requête du maître

Tableau 3 – Chaînes binaires des requêtes du maître

Chaîne binaire	Sémantique	Commentaires
ST	Bit de début	Identifie le début de la requête du maître, toujours 0
CB	Bit de commande	Identifie le type de requête dans la cellule d'information 0 = transmission de données/paramètres/attribution d'adresse 1 = transmission de commande
A4..A0	Adresse (5 bits)	Pour adresser les esclaves listés 0x00 = adresse zéro 01 _{Hex} .. 1F _{Hex} = esclave 1 à 31
I4..I0	INFORMATION	Ces cinq bits contiennent l'information à transférer à l'esclave pour chaque type de requête. Les bits individuels sont décrits par le type d'appel respectif. Pour l'adressage étendu, I3 est utilisé comme une extension d'adresse (Sel-bit) pour adresser les esclaves A et B. Définition de Sel-bit: Sel=0 Esclave A Sel=1 Esclave B
PB	Bit de parité	Pour vérification des requêtes du maître par l'esclave. Un message correct a la parité paire. 0 = nombre pair de symboles 1 dans (CB, A4...A0, I4...I0) 1 = nombre impair de symboles 1 dans (CB, A4...A0, I4...I0)
EB	Bit de fin	Repère la fin de la requête du maître, toujours 1

Tableau 4 – Requêtes du maître (mode d'adressage normalisé)

Data_Exchange	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=0</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=0</td><td>D3</td><td>D2</td><td>D1</td><td>D0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="5">← 5 Bits d'information →</td><td></td></tr></table>	ST	CB							I4	I3	I2	I1	I0		EB	=0	=0	A4	A3	A2	A1	A0	=0	D3	D2	D1	D0	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →					
ST	CB							I4	I3	I2	I1	I0		EB																													
=0	=0	A4	A3	A2	A1	A0	=0	D3	D2	D1	D0	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
Write_Parameter	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=0</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>P3</td><td>P2</td><td>P1</td><td>P0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="5">← 5 Bits d'information →</td><td></td></tr></table>	ST	CB							I4	I3	I2	I1	I0		EB	=0	=0	A4	A3	A2	A1	A0	=1	P3	P2	P1	P0	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →					
ST	CB							I4	I3	I2	I1	I0		EB																													
=0	=0	A4	A3	A2	A1	A0	=1	P3	P2	P1	P0	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
Address_Assignment	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="5">← 5 Bits d'information →</td><td></td></tr></table>	ST	CB							I4	I3	I2	I1	I0		EB	=0	=0	=0	=0	=0	=0	=0	A4	A3	A2	A1	A0	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →					
ST	CB							I4	I3	I2	I1	I0		EB																													
=0	=0	=0	=0	=0	=0	=0	A4	A3	A2	A1	A0	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
Write_Extended_ID-Code_1	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>ID 3</td><td>ID 2</td><td>ID 1</td><td>ID 0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="5">← 5 Bits d'information →</td><td></td></tr></table>	ST	CB							I4	I3	I2	I1	I0		EB	=0	=1	=0	=0	=0	=0	=0	=0	ID 3	ID 2	ID 1	ID 0	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →					
ST	CB							I4	I3	I2	I1	I0		EB																													
=0	=1	=0	=0	=0	=0	=0	=0	ID 3	ID 2	ID 1	ID 0	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
Delete_Address	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="5">← 5 Bits d'information →</td><td></td></tr></table>	ST	CB							I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=0	=0	=0	=0	=0	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →					
ST	CB							I4	I3	I2	I1	I0		EB																													
=0	=1	A4	A3	A2	A1	A0	=0	=0	=0	=0	=0	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
Reset_Slave	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>=1</td><td>=1</td><td>=0</td><td>=0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="5">← 5 Bits d'information →</td><td></td></tr></table>	ST	CB							I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	=1	=1	=0	=0	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →					
ST	CB							I4	I3	I2	I1	I0		EB																													
=0	=1	A4	A3	A2	A1	A0	=1	=1	=1	=0	=0	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
Read_I/O-Configuration	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="5">← 5 Bits d'information →</td><td></td></tr></table>	ST	CB							I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	=0	=0	=0	=0	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →					
ST	CB							I4	I3	I2	I1	I0		EB																													
=0	=1	A4	A3	A2	A1	A0	=1	=0	=0	=0	=0	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
Read_ID-Code	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>=0</td><td>=0</td><td>=0</td><td>=1</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="5">← 5 Bits d'information →</td><td></td></tr></table>	ST	CB							I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	=0	=0	=0	=1	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →					
ST	CB							I4	I3	I2	I1	I0		EB																													
=0	=1	A4	A3	A2	A1	A0	=1	=0	=0	=0	=1	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
Read_Extended_ID-Code_1	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>=0</td><td>=0</td><td>=1</td><td>=0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="5">← 5 Bits d'information →</td><td></td></tr></table>	ST	CB							I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	=0	=0	=1	=0	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →					
ST	CB							I4	I3	I2	I1	I0		EB																													
=0	=1	A4	A3	A2	A1	A0	=1	=0	=0	=1	=0	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
Read_Extended_ID-Code_2	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>=0</td><td>=0</td><td>=1</td><td>=1</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="5">← 5 Bits d'information →</td><td></td></tr></table>	ST	CB							I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	=0	=0	=1	=1	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →					
ST	CB							I4	I3	I2	I1	I0		EB																													
=0	=1	A4	A3	A2	A1	A0	=1	=0	=0	=1	=1	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
Read_Status	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>=1</td><td>=1</td><td>=1</td><td>=0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="5">← 5 Bits d'information →</td><td></td></tr></table>	ST	CB							I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	=1	=1	=1	=0	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →					
ST	CB							I4	I3	I2	I1	I0		EB																													
=0	=1	A4	A3	A2	A1	A0	=1	=1	=1	=1	=0	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
R1	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>=1</td><td>=1</td><td>=1</td><td>=1</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="5">← 5 Bits d'information →</td><td></td></tr></table>	ST	CB							I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	=1	=1	=1	=1	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →					
ST	CB							I4	I3	I2	I1	I0		EB																													
=0	=1	A4	A3	A2	A1	A0	=1	=1	=1	=1	=1	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
Broadcast	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>=1</td><td>=1</td><td>=1</td><td>=1</td><td>=1</td><td>=1</td><td>=0</td><td>=1</td><td>=0</td><td>=1</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="5">← 5 Bits d'information →</td><td></td></tr></table>	ST	CB							I4	I3	I2	I1	I0		EB	=0	=1	=1	=1	=1	=1	=1	=1	=0	=1	=0	=1	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →					
ST	CB							I4	I3	I2	I1	I0		EB																													
=0	=1	=1	=1	=1	=1	=1	=1	=0	=1	=0	=1	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				

Tableau 5 – Requêtes du maître en mode d'adressage étendu

Data_Exchange	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=0</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=0</td><td>$\overline{\text{Sel}}$</td><td>D2</td><td>D1</td><td>D0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="7">← 5 Bits d'information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=0	A4	A3	A2	A1	A0	=0	$\overline{\text{Sel}}$	D2	D1	D0	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=0	A4	A3	A2	A1	A0	=0	$\overline{\text{Sel}}$	D2	D1	D0	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
Write_Parameter	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=0</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>$\overline{\text{Sel}}$</td><td>P2</td><td>P1</td><td>P0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="7">← 5 Bits d'information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=0	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	P2	P1	P0	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=0	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	P2	P1	P0	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
Address_Assignment	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="7">← 5 Bits d'information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=0	=0	=0	=0	=0	=0	A4	A3	A2	A1	A0	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=0	=0	=0	=0	=0	=0	A4	A3	A2	A1	A0	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
Write_Extended_ID-Code_1	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>=0</td><td>ID 3</td><td>ID 2</td><td>ID 1</td><td>ID 0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="7">← 5 Bits d'information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	=0	=0	=0	=0	=0	=0	ID 3	ID 2	ID 1	ID 0	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=1	=0	=0	=0	=0	=0	=0	ID 3	ID 2	ID 1	ID 0	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
Delete_Address	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=0</td><td>$\overline{\text{Sel}}$</td><td>=0</td><td>=0</td><td>=0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="7">← 5 Bits d'information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=0	$\overline{\text{Sel}}$	=0	=0	=0	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=1	A4	A3	A2	A1	A0	=0	$\overline{\text{Sel}}$	=0	=0	=0	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
Reset_Slave	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>$\overline{\text{Sel}}$</td><td>=1</td><td>=0</td><td>=0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="7">← 5 Bits d'information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=1	=0	=0	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=1	=0	=0	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
Read_I/O-Configuration	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>$\overline{\text{Sel}}$</td><td>=0</td><td>=0</td><td>=0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="7">← 5 Bits d'information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=0	=0	=0	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=0	=0	=0	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
Read_ID-Code	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>$\overline{\text{Sel}}$</td><td>=0</td><td>=0</td><td>=1</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="7">← 5 Bits d'information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=0	=0	=1	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=0	=0	=1	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
Read_Extended_ID-Code_1	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>$\overline{\text{Sel}}$</td><td>=0</td><td>=1</td><td>=0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="7">← 5 Bits d'information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=0	=1	=0	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=0	=1	=0	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
Read_Extended_ID-Code_2	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>$\overline{\text{Sel}}$</td><td>=0</td><td>=1</td><td>=1</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="7">← 5 Bits d'information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=0	=1	=1	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=0	=1	=1	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
Read_Status	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>$\overline{\text{Sel}}$</td><td>=1</td><td>=1</td><td>=0</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="7">← 5 Bits d'information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=1	=1	=0	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=1	=1	=0	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
R1	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>A4</td><td>A3</td><td>A2</td><td>A1</td><td>A0</td><td>=1</td><td>$\overline{\text{Sel}}$</td><td>=1</td><td>=1</td><td>=1</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="7">← 5 Bits d'information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=1	=1	=1	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=1	A4	A3	A2	A1	A0	=1	$\overline{\text{Sel}}$	=1	=1	=1	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				
Broadcast	<table><tr><td>ST</td><td>CB</td><td></td><td></td><td></td><td></td><td></td><td>I4</td><td>I3</td><td>I2</td><td>I1</td><td>I0</td><td></td><td>EB</td></tr><tr><td>=0</td><td>=1</td><td>=1</td><td>=1</td><td>=1</td><td>=1</td><td>=1</td><td>=1</td><td>=0</td><td>=1</td><td>=0</td><td>=1</td><td>PB</td><td>=1</td></tr><tr><td colspan="7">← 5 Bits d'adresse →</td><td colspan="7">← 5 Bits d'information →</td></tr></table>	ST	CB						I4	I3	I2	I1	I0		EB	=0	=1	=1	=1	=1	=1	=1	=1	=0	=1	=0	=1	PB	=1	← 5 Bits d'adresse →							← 5 Bits d'information →						
ST	CB						I4	I3	I2	I1	I0		EB																														
=0	=1	=1	=1	=1	=1	=1	=1	=0	=1	=0	=1	PB	=1																														
← 5 Bits d'adresse →							← 5 Bits d'information →																																				

NOTE Sel indique le Bit de sélection, $\overline{\text{Sel}}$ le Bit de sélection inversé.

5.6.4 Structure et sémantique des réponses de l'esclave

Les réponses de l'esclave n'ont pas de bit de commande et pas d'adresse et sont composées de 4 éléments comme suit:

Bit de début	Information	Bit de parité	Bit de fin

Les bits d'une réponse de l'esclave doivent être comme suit:

Bit de début=0

ST	I3	I2	I1	I0	PB	EB

← 4 Bits d'information →

Bit de parité

Bit de fin=1

Figure 11 – Structure d'une réponse de l'esclave

Tableau 6 – Chaînes binaires des réponses de l'esclave

Chaîne binaire	Sémantique	Commentaires
ST	Bit de début	Repère le début de la réponse de l'esclave, toujours 0
I3...I0	Information	Ces 4 bits contiennent l'information à transférer au maître pour chaque type de réponse. Les bits individuels sont décrits par le type d'appel respectif
PB	Bit de parité	Pour vérification de l'exactitude de la réponse de l'esclave. Chaque message correct a la parité paire. 0 = nombre pair de symboles 1 dans (I3...I0) 1 = nombre impair de symboles 1 dans (I3...I0)
EB	Bit de fin	Repère la fin de la réponse de l'esclave, toujours 1

5.6.5 Transactions individuelles simples

5.6.5.1 Data_exchange (échange de données)

La requête Data_exchange doit être utilisée par le maître pour transférer quatre bits de données (I3...I0) (3 bits de données plus Sel-Bit en mode d'adressage étendu) au registre de sortie de données de l'esclave et pour recueillir quatre bits de données du registre d'entrée de données de l'esclave. (Pour le comportement des accès d'entrée/sortie de l'esclave, voir 8.4).

La requête Data_exchange doit avoir la structure suivante:




Figure 12 – Structure d'une requête d'échange de données (supérieur: mode d'adressage normalisé; inférieur: mode d'adressage étendu)

Les bits A4...A0 doivent contenir une adresse opérationnelle (1...31).

La réponse de l'esclave doit avoir la structure suivante:




Figure 13 – Structure de la réponse de l'esclave (Data_Exchange)

Si l'esclave n'est pas activé, aucune réponse ne doit être générée.

5.6.5.2 Write_parameter (écriture de paramètre)

La requête Write_parameter doit être utilisée par le maître pour transférer les quatre bits de paramétrage (I3...I0) au registre de sortie de paramètres de l'esclave et pour recueillir quatre bits de données de l'accès paramètre de l'esclave. (Pour le comportement des accès d'entrée/sortie de paramètres de l'esclave, voir 8.4).

La requête Write_parameter doit avoir la structure suivante:




Figure 14 – Structure de la requête Write_Parameter (supérieur: mode d'adressage normalisé; inférieur: mode d'adressage étendu)

Les bits A4...A0 doivent contenir une adresse opérationnelle (1...31).

La réponse de l'esclave doit avoir la structure suivante:




Figure 15 – Structure de la réponse de l'esclave (Write_Parameter)

La requête Write_parameter peut affecter le diagramme d'état de l'esclave (voir 8.4 pour de plus amples informations).

5.6.5.3 Address_assignment (attribution d'adresse)

La requête Address_assignment doit être utilisée par le maître afin de forcer l'esclave à mémoriser l'adresse donnée (I4...I0) sous forme non volatile et à utiliser cette adresse pour répondre aux requêtes du maître.

La requête Address_assignment doit avoir la structure suivante:




Figure 16 – Structure de la requête Address_Assignment

Les bits A4...A0 doivent contenir l'adresse zéro (00_{Hex}).

La réponse de l'esclave doit avoir la structure suivante:




Figure 17 – Structure de la réponse de l'esclave (Address_Assignment)

Après une Address_Assignment (attribution d'adresse) réussie, l'esclave doit répondre par la nouvelle adresse.

5.6.5.4 Write_Extended_ID-Code_1 (Ecriture du Code ID 1 étendu)

La requête "Write_Extended_ID-Code_1" est une requête de commande et doit être utilisée par le maître pour écrire le doublet de code ID variable de l'esclave avec l'adresse =0.

La commande "Write_Extended_ID-Code_1" doit avoir la structure suivante:




Figure 18 – Structure de la requête Write_Extended_ID-Code_1

Pour des raisons de compatibilité avec les versions précédentes de la présente norme, la réponse d'un esclave à cette commande est facultative. Après une commande Write_Extended_ID-Code_1 réussie, la réponse de l'esclave doit avoir la structure suivante:




Figure 19 – Structure de la réponse de l'esclave (Write_Extended_ID-Code_1)

Le nouveau doublet de code ID doit être mémorisé sous forme non volatile.

En mode d'adressage étendu, le constructeur est autorisé à bloquer l'accès en écriture de l'utilisateur au code ID 1 étendu. Ceci permet de différencier les différents produits plus spécifiques. Le constructeur doit régler tous les bits du code ID 1 étendu bloqué à "1" ou comme défini dans le profil. Certains codes ID 1 peuvent être fixés dans des profils spécifiques. Lorsque ID_Code2=F_{Hex} et ID_Code1=F_{Hex}, le code ID 1 peut être bloqué par le constructeur.

NOTE 1 Si l'esclave met en mémoire le nouveau doublet de code ID dans la mémoire non volatile (exécution de la requête "Write_Extended_ID-Code_1"), il convient que le maître n'émette pas une nouvelle requête "Write_Extended_ID-Code_1. Sinon le résultat de la mise en mémoire serait non défini.

NOTE 2 Si l'esclave est utilisé en Mode d'adressage étendu, ID3 est utilisé comme SEL pour sélectionner l'adresse A et l'adresse B. Dans ce mode, la partie programmable utilisateur du Extended ID-Code_1 (ID2..ID0) est limitée à la plage comprise entre 0 à 7.

5.6.5.5 Reset_Slave (Retour à l'état initial de l'esclave)

La requête Reset_Slave est une requête de commande et doit être utilisée par le maître pour remettre un esclave spécifique dans son état initial.

La commande Reset_Slave doit avoir la structure suivante:




Figure 20 – Structure de la requête Reset_Slave (supérieur: mode d'adressage normalisé; inférieur: mode d'adressage étendu)

La réponse de l'esclave doit avoir la structure suivante:




Figure 21 – Structure de la réponse de l'esclave (Reset_Slave)

La requête Reset_Slave affecte le diagramme d'état de l'esclave. (Voir 8.4 pour de plus amples informations).

5.6.5.6 Delete_address (suppression d'adresse)

La requête Delete_Address est une requête de commande et doit être utilisée par le maître pour supprimer l'adresse opérationnelle d'un esclave spécifique.

La commande Delete_Address doit avoir la structure suivante:




Figure 22 – Structure de la requête Delete_Address (supérieur: mode d'adressage normalisé; inférieur: mode d'adressage étendu)

La réponse de l'esclave doit avoir la structure suivante:




Figure 23 – Structure de la réponse de l'esclave (Delete_Address)

Après une commande Delete_Address (suppression d'adresse) réussie, l'esclave doit répondre par l'adresse zéro. Cette requête n'implique pas que l'esclave mémorise l'adresse non volatile.

La requête Delete_Address n'affecte pas le diagramme d'état de l'esclave.

NOTE 1 Une requête "Delete_Address" à un esclave avec une adresse zéro est identique à la requête "Write_Extended_ID-Code_1" (voir 5.6.5.4).

NOTE 2 Si l'esclave mémorise son adresse dans la mémoire non volatile (exécution de la requête "Address_Assignment"), il convient que le maître n'émette pas une requête "Delete_Address". Le résultat de la mise en mémoire serait non défini.

5.6.5.7 Read_I/O_configuration (Lecture de la configuration E/S)

La requête Read_I/O_configuration est une requête de commande et doit être utilisée par le maître pour lire la configuration des entrées/sorties d'un esclave spécifique.

La requête Read_I/O_configuration doit avoir la structure suivante:




Figure 24 – Structure de la requête Read_I/O_Configuration (supérieur: mode d'adressage normalisé; inférieur: mode d'adressage étendu)

La réponse de l'esclave doit contenir le code E/S et doit avoir la structure suivante:




Figure 25 – Structure de la réponse de l'esclave (Read_I/O_Configuration)

Les bits de données d'entrée/sortie sont configurés pour fonctionner comme une entrée, une sortie, une entrée/sortie bidirectionnelle, ou à trois états. Cette configuration dépend de l'environnement et de la fonctionnalité demandée et est donc déterminée par l'esclave spécifique. Seize configurations différentes, définies dans le Tableau 7, sont permises. Elles sont identifiées par un code d'identification, qui doit être mémorisé d'une façon non volatile dans l'esclave.

Le codage de la configuration E/S doit être réalisé comme suit:

NOTE 1 Exemples de configurations E/S:

- données d'entrée de quatre bits pour transmettre les signaux de commutation de quatre capteurs binaires,
- données de sortie de quatre bits pour activer quatre actionneurs,

- sortie de deux bits plus entrée de deux bits pour activer et surveiller un actionneur à fonctionnement double (par exemple une vanne pneumatique bidirectionnelle) et pour transmettre les signaux de fin de course des capteurs.

Tableau 7 – Codes E/S (Entrée; Sortie; À trois états; E/S = Entrée/sortie ou Bidirectionnelle (B))

Code E/S (4-Bits)	Configuration E/S			
	D0	D1	D2	D3
0 _{Hex}	ENTREE	ENTREE	ENTREE	ENTREE
1 _{Hex}	ENTREE	ENTREE	ENTREE	SORTIE
2 _{Hex}	ENTREE	ENTREE	ENTREE	E/S
3 _{Hex}	ENTREE	ENTREE	SORTIE	SORTIE
4 _{Hex}	ENTREE	ENTREE	E/S	E/S
5 _{Hex}	ENTREE	SORTIE	SORTIE	SORTIE
6 _{Hex}	E/S	E/S	E/S	E/S
7 _{Hex}	E/S	E/S	E/S	E/S
8 _{Hex}	SORTIE	SORTIE	SORTIE	SORTIE
9 _{Hex}	SORTIE	SORTIE	SORTIE	ENTREE
A _{Hex}	SORTIE	SORTIE	SORTIE	I/O
B _{Hex}	SORTIE	SORTIE	ENTREE	ENTREE
C _{Hex}	SORTIE	SORTIE	E/S	E/S
D _{Hex}	SORTIE	ENTREE	ENTREE	ENTREE
E _{Hex}	SORTIE	E/S	E/S	E/S
F _{Hex}	Trois états	Trois états	Trois états	Trois états

NOTE 2 Dans les versions précédentes de la présente norme, le code E/S 6_{Hex} était défini par ENTREE E/S E/S E/S.

5.6.5.8 Read_identification_code (lecture du code d'identification)

La requête Read_Identification_Code est une requête de commande et doit être utilisée par le maître pour lire le code d'identification d'un esclave spécifique.

La requête Read_identification_code doit avoir la structure suivante:




Figure 26 – Structure de la requête Read_Identification_Code (supérieur: mode d'adressage normalise; inférieur: mode d'adressage étendu)

La réponse de l'esclave doit contenir le Code ID et doit avoir la structure suivante:




Figure 27 – Structure de la réponse de l'esclave (Read_Identification_Code)

Si le Identification_Code d'un esclave est "A_{Hex}", l'esclave utilise le mode d'adressage étendu.

Si le Identification_Code d'un esclave est "B_{Hex}", l'esclave transfère des signaux sécurisés.

NOTE Pour de plus amples informations, voir Tableau 8 et Annexe A.

5.6.5.9 Read_Extended_ID-Code_1/2 (Lecture des codes ID 1 / 2 étendus)

Les requêtes "Read_Extended_ID-Code_1/2" sont deux requêtes de commande et doivent être utilisées par le maître pour lire le contenu du registre du code ID étendu (facultatif) d'un esclave spécifique. Ces commandes sont facultatives.

La requête de commande Read_Extended_ID-Code_1/2 doit avoir la structure suivante:




Figure 28 – Structure de la requête Read_Extended_ID-Code_1/2 (supérieur: mode d'adressage normalisé; inférieur: mode d'adressage étendu)

La réponse de l'esclave doit avoir la structure suivante:




Figure 29 – Structure de la réponse de l'esclave Read_Extended_ID-Code_1/2

NOTE Si l'esclave est utilisé en Mode d'adressage étendu, I3 dans la réponse de l'esclave à Read_Extended_ID-Code_1 est utilisé comme SEL pour représenter l'adresse A/B. Dans ce mode, le Code ID 1 étendu (I2..I0) est limité à la plage comprise entre 0 et 7.

5.6.5.10 Read_status (Lecture de l'état de l'esclave)

La requête Read_Status est une requête de commande et doit être utilisée par le maître pour lire l'état d'un esclave spécifique.

La requête Read_Status doit avoir la structure suivante:




Figure 30 – Structure de la requête Read_Status (supérieur: mode d'adressage normalisé; inférieur: mode d'adressage étendu)

La réponse de l'esclave doit avoir la structure suivante:




Figure 31 – Structure de la réponse de l'esclave (Read_Status)

5.6.5.11 R1

La requête "R1" est une requête de commande. Elle est réservée et facultative.

Cette commande doit être codée dans la partie information de la requête du maître par 1F_{Hex}. La requête Reserve doit avoir la structure suivante:




Figure 32 – Structure de la requête R1 (supérieur: mode d'adressage normalisé; inférieur: mode d'adressage étendu)

La réponse de l'esclave peut avoir la structure suivante:




Figure 33 – Structure de la réponse de l'esclave (R1)

NOTE Pour des raisons de compatibilité, la réponse de l'esclave peut contenir le contenu du registre d'état. Cette commande a un Read_Reset_Status dans la première mise en application du système (jusqu'à la version 2.0 de la présente norme). Il est recommandé de ne pas utiliser la commande pour les nouveaux développements.

5.6.5.12 Broadcast (Diffusion) (Reset - Réinitialisation)

La requête "Broadcast (Reset)" est une requête de commande facultative.

La requête Broadcast (Reset) doit avoir la structure suivante:




Figure 34 – Structure de la requête Broadcast (Reset)

Les esclaves doivent réagir à un Reset (Réinitialisation). Il ne doit y avoir aucune réponse de l'esclave à cette requête.

NOTE 1 Dans un réseau, cette commande peut être utilisée par le maître pour remettre à l'état initial tous les esclaves qui réalisent la commande. Elle est donc utilisée pour réaliser une action similaire à un arrêt d'urgence. Comme une requête Reset_Slave, la requête "Broadcast (Reset)" affecte le diagramme d'état de l'esclave. (Voir 8.4 pour de plus amples informations).

NOTE 2 Dans le cadre d'une future extension du système, la partie information 15_{Hex} est réservée aux commandes de diffusion.

5.7 Transactions combinées AS-i

5.7.1 Généralités

Les transactions uniques AS-i contiennent un maximum de 4 bits d'information. Lorsque plus de 4 bits d'information doivent être transférés, un ensemble supplémentaire de règles doit être établi pour contrôler le transfert des données. Plusieurs ensembles de règles s'appliquent aux différents types d'applications (par exemple, transfert par mot dans une seule direction pour des capteurs ou actionneurs analogiques, échange de données intégral pour des esclaves intelligents, etc.). Ils sont définis dans les paragraphes suivants.

Pour identifier les esclaves capables de communiquer via des transactions combinées, les codes ID (voir 5.6.5.8) ou les codes ID étendus (voir 5.6.5.9) sont utilisés. Les maîtres capables de communiquer via des transactions combinées sont identifiés par leurs profils de maître (voir Annexe B). Le Tableau 8 énumère tous les types de transactions combinées actuellement définis.

Tableau 8 – Liste des types de transactions combinées

Type de transaction combinée	Profil d'esclave	Profil de maître	Remarques
Type 1	S-7.1	Non défini	<i>Pour de nouvelles conceptions, il est recommandé d'utiliser S-7.3</i>
Type 1	S-7.2	Non défini	<i>Pour de nouvelles conceptions, il est recommandé d'utiliser S-7.4</i>
Type 1	S-7.3	M3	Entrées ou sorties de 16 bits
Type 1	S-7.4	M3	Appareils de terrain complexes
Type 2	S-7.5.5	M4	Appareils de terrain combinés
Type 2	S-7.A.5	M4	Appareils de terrain combinés
Type 2	S-B.A.5	M4	Appareils de terrain de communication de série
Type 3	S-7.A.7	M4	4E/4S en mode d'adressage étendu
Type 3	S-7.A.A	M4	8E/8S en mode d'adressage étendu
Type 4	S-7.A.8	M4	Entrées de 16 bits en mode d'adressage étendu
Type 4	S-7.A.9	M4	Entrées de 16 bits doubles en mode d'adressage étendu
Type 5	S-6.0	M4	Entrées et sorties de 16 bits haute vitesse
Sécurité AS-i	S-0.B	Tout	Esclaves d'entrée de sécurité AS-i
Sécurité AS-i	S-7.B	Tout	Esclaves d'entrée de sécurité AS-i avec sorties classiques

5.7.2 Type de transaction combinée 1


Le mécanisme du type de transaction combinée 1 est géré par la méthode donnée ci-dessous. Il utilise les mécanismes de transfert de données AS-i classiques pour construire

une voie de transfert des données semi-duplex pour le transfert par octet entre le maître et l'esclave avec les profils donnés dans le Tableau 8.

NOTE Le type de transaction combinée 1 peut être utilisé pour les capteurs et actionneurs analogiques; le remplacement des interfaces 4 mA par des interfaces 20 mA, pour les analyseurs et affichages à 8 caractères maximum. Il peut également être utilisé pour les appareils de terrain complexes à paramètres variables; le remplacement des interfaces 4 mA par des interfaces 20 mA avec échange de paramètres.

5.7.2.1 Définition des bits de données E/S et de paramètres


La définition des bits de données E/S (Transaction unique "Data_Exchange") est donnée à la Figure 35.



Bit	Type	Définition
D3	E/S	Bit de commande pour le transfert des données ("bit de basculement")
D2	E/S	Bit de données de poids fort du triplet de données
D1	E/S	Bit de données du triplet de données
D0	E/S	Bit de données de poids faible du triplet de données

Figure 35 – Définition des bits de données E/S du type de transaction combinée 1

La définition des bits de paramètres (Transaction unique "Write_Parameter") est donnée à la figure suivante. Cette définition n'est valide que pour le profil d'esclave S-7.4. Pour de plus amples informations, voir Annexe A.



Px (hex)	P3	P2	P1	P0	Définition
F	1	1	1	1	Cycle de données normal
E	1	1	1	0	Cycle de données normal (facultatif)
D	1	1	0	1	Lecture de la chaîne ID
C	1	1	0	0	Lecture du diagnostic
B	1	0	1	1	Lecture de la chaîne de paramètres
A	1	0	1	0	Ecriture de la chaîne de paramètres
0	0	0	0	0	Utilisé pour générer des réponses de l'esclave d'inégalité

Figure 36 – Définition des bits de paramètres du type de transaction combinée 1

Lorsque le "Cycle de données normal" est sélectionné par les paramètres, la direction du transfert des données est déterminée par le code ID2 étendu défini en 5.7.2.2. Il ne peut être modifié pendant le fonctionnement. Le maître agit comme source de données dans le cas d'une sortie analogique et comme un puits de données dans le cas d'une entrée analogique.

Lorsque "Read ID String" (lecture de la chaîne ID), "Read Diagnosis" (lecture du diagnostic) ou "Read parameter string" (lecture de la chaîne de paramètres) est sélectionné par les paramètres, l'esclave agit comme une source de données et le maître agit comme puits de données. Lorsque "Write parameter string" (écriture de la chaîne de paramètres) est

sélectionné par les paramètres, le maître agit comme une source de données et l'esclave agit comme puits de données.

NOTE En raison de cette définition des bits de données et de paramètres, le type de transaction combinée 1 ne peut être utilisé qu'en mode d'adressage normalisé.

5.7.2.2 Définition de la direction du transfert des données et du nombre de voies

La direction du transfert des données et le nombre de voies de données sont définis par le code ID2 étendu (Transaction unique "Read_ID2-Code") mémorisé dans l'esclave (voir Annexe A pour de plus amples informations).

NOTE Pour les esclaves AS-i qui ne prennent pas en charge les codes ID1/ID2 étendus, il convient que le maître AS-i considère la valeur de défaut du code ID2 étendu = F_{Hex} . Ceci correspond à un esclave d'entrée analogique à 4 voies. Il est admis de mettre en œuvre moins de 4 voies à code ID2 étendu = F_{Hex} . Dans ce cas, les esclaves n'émettent des données que pour les voies mises en œuvre. Il convient que le maître marque les valeurs d'entrée des voies non utilisées dans son image de données d'entrée analogiques comme invalides. Il convient que les esclaves qui prennent en charge les codes ID1/ID2 étendus n'utilisent pas la valeur de défaut du code ID2 étendu = F_{Hex} .

5.7.2.3 Transfert des données

Si l'esclave est défini comme source de données et le maître comme puits de données, le transfert des données est contrôlé par le maître comme représenté dans le Tableau 9. Le maître émet une requête composée d'une commande de 3 bits comme représenté. L'esclave répond dans le même télégramme ou dans l'un des télégrammes suivants "Data_Exchange" avec des données de 3 bits.

Si le maître est défini comme source de données et l'esclave comme puits de données, le transfert des données est contrôlé par l'esclave comme représenté dans le Tableau 10. L'esclave émet une requête composée d'une commande de 3 bits comme représenté. Le maître répond dans l'un des télégrammes suivants "Data_Exchange" avec des données de 3 bits.

Indépendamment de la direction du transfert des données, le bit de commande K (le "Bit de basculement") est inversé par le maître à chaque modification du contenu des bits de commande ou de données.

**Tableau 9 – Transfert des données de l'esclave au maître
du type de transaction combinée 1**

Maître (requête)		Esclave (réponse)	Remarques
K 1 1 1	>	$\bar{K}$ D2 D1 D0	
K 1 1 0	>	K D2 D1 D0	
K 1 0 1	>	K D2 D1 D0	
K 1 0 0	>	$\bar{K}$ D2 D1 D0	
K 0 1 1	>	K D2 D1 D0	
K 0 1 0	>	K D2 D1 D0	
K 0 0 1	>	K D2 D1 D0	
K 0 0 0	>	K D2 D1 V	

NOTE 1 Les données représentées dans ce tableau s'appliquent à l'appareil de commande. Sur la ligne AS-i, les requêtes du maître sont transmises sous forme inversée (voir 5.6.5.4).

La requête "K111" est également utilisée comme commande "à verrou". Après réception de cette commande, les bits de données de toute la séquence ne doivent pas être mis à jour par la source de données jusqu'à l'achèvement de toute la séquence. Ceci assure la cohérence des données.

**Tableau 10 – Transfert des données du maître à l'esclave
du type de transaction combinée 1**

Maître (requête)		Esclave (réponse)	Remarques
K X X X	>	K 1 1 1	
K D2 D1 D0	>	K 1 1 0	
K D2 D1 D0	>	K 1 0 1	
K D2 D1 D0	>	K 1 0 0	
K D2 D1 D0	>	K 0 1 1	
K D2 D1 D0	>	K 0 1 0	
K D2 D1 D0	>	K 0 0 1	
K D2 D1 D0	>	K 0 0 0	
K D2 D1 V	>	K 1 1 1	Démarrage du cycle suivant (ou "K000" si les transactions doivent être terminées)

NOTE 2 Les données représentées dans ce tableau s'appliquent à l'appareil de commande. Sur la ligne AS-i, les requêtes du maître sont transmises sous forme inversée (voir 5.6.5.4).

Le transfert commence avec la requête "K111". Il se termine avec la requête "K000". Ces deux requêtes sont obligatoires. En cas de transfert de moins de 23 bits, les requêtes commençant avec "K110" peuvent être omises. La longueur des données et la définition des bits individuels sont données dans les profils d'esclave (voir Annexe A pour de plus amples informations) ou dans la documentation du constructeur.

Le dernier bit de la séquence est le Bit valide "V". S'il est mis à 1, la séquence a été transférée correctement et les données reçues sont marquées comme valides.

5.7.2.4 Temps de réponse de l'esclave

5.7.2.4.1 Esclaves de données d'entrée

Lorsque le maître adresse un nouveau triplet de données de l'esclave de données d'entrée (c'est-à-dire que le bit de basculement des données a changé), l'esclave doit répondre dans les 250 µs avec une nouvelle valeur. Ceci permet de calculer les temps de transfert des données maximaux.

5.7.2.4.2 Esclaves de données de sortie

Après réception de la commande "K111", le maître modifie le Bit de basculement et émet de nouvelles données. L'esclave doit répondre avec un nouveau triplet de données de commande dans les 250 µs. Cette séquence se poursuit jusqu'à ce que l'esclave adresse le dernier triplet de données et le maître réponde avec le triplet de données contenant le Bit valide "V".

L'esclave peut ensuite attendre pendant au plus 3 s jusqu'à ce qu'il démarre une nouvelle séquence avec "K111". Le délai maximal d'attente de l'esclave de données de sortie jusqu'au démarrage d'un nouveau cycle de transfert des données doit être spécifié dans la documentation du constructeur. Cet élément doit être désigné "délai maximal entre deux cycles de transfert des données consécutifs".

5.7.2.5 Read ID (lecture de l'ID), Read Diagnosis (lecture du diagnostic), Read and Write Parameter (lecture et écriture du paramètre)

Si le cycle de transfert des données normal doit être interrompu pour insérer un Read ID, Read Diagnosis, Read Parameter, le maître doit suivre la séquence représentée à la Figure 37 (Profils d'esclave S-7.2 et S-7.4 uniquement).

NOTE Le délai d'attente de 500 ms est nécessaire car la requête Write_Parameter est émise de manière non cyclique par le maître. Le délai d'attente de 1 ms est nécessaire à l'esclave pour réaliser sa commutation interne.

Après le premier appel "Write_Parameter (xxxx) vers l'Esclave", le maître ne doit pas modifier les quatre bits de sortie. Lorsque le délai d'attente de 1 ms est dépassé, le maître doit modifier le bit de basculement D3 et simultanément il doit mettre les bits D2, D1 et D0 à "111" (niveau de l'hôte).

Si le cycle de transfert des données normal doit être interrompu pour insérer un Write_Parameter, le maître doit suivre la séquence représentée à la Figure 38 et l'esclave doit suivre la séquence représentée à la Figure 39 (Profils d'esclave S-7.2 et S-7.4 uniquement).

IECNORM.COM : Click to view the full PDF of IEC 62026-2:2008




Figure 37 – Séquence de fonction vers Read ID, Read Diagnosis, Read Parameter du type de transaction combinée 1




Figure 38 – Séquence de fonction vers Write Parameter du type de transaction combinée 1




Figure 39 – Comportement de l'esclave à la réception d'une chaîne de paramètres complète du maître du type de transaction combinée 1

5.7.2.6 Traitement des erreurs

5.7.2.6.1 Mise sous tension

Les données transférées sont marquées comme non valides via le Bit valide jusqu'à l'achèvement d'un transfert de données cyclique complet et exempt d'erreur après mise sous tension.

5.7.2.6.2 Triplets de données dans une séquence erronée

La source de données vérifie que les triplets de données sont appelés dans la séquence correcte par le puits de données. Dans le cas contraire, les données sont marquées comme erronées via le Bit valide. Elle peut également répondre à d'autres commandes avec "K000" jusqu'au début d'un nouveau cycle.

5.7.2.6.3 Données de longueur variable

La source de données vérifie que les données sont transférées de manière cyclique et sur une longueur constante. Si la longueur de données change pendant le fonctionnement, les données sont marquées comme erronées via le Bit valide jusqu'à l'achèvement correct d'un nouveau cycle.

5.7.2.6.4 Reconnaissance d'une phase d'accusé de réception (accusé de réception)

Après interruption du trafic de données entre le maître AS-i et l'esclave AS-i, les données d'entrée dans le maître AS-i sont mises à "0_{Hex}". Pour éviter toute mauvaise interprétation des données, les valeurs considérées doivent être marquées comme erronées via le Bit valide.

5.7.2.6.5 Temporisation du bit de basculement

Lorsque les deux partenaires de communication attendent le changement du bit de commande K, il est recommandé de surveiller la durée de basculement et de réaliser une temporisation après 1 s. A l'issue de la temporisation, le maître et/ou l'esclave doivent marquer les données transmises comme erronées. Si l'esclave surveille la temporisation du bit de basculement, ceci doit être spécifié dans la documentation du constructeur.


5.7.3 Type de transaction combinée 2

Les mécanismes du type de transaction combinée 2 sont gérés par la méthode donnée ci-dessous. Elle utilise les mécanismes de transfert de données AS-i classiques pour construire une voie de transfert des données série par bit duplex intégral entre le maître et l'esclave avec les profils énumérés dans le Tableau 8.

NOTE Le type de transaction combinée 2 peut être utilisé pour des capteurs, actionneurs et appareils de terrain analogiques à paramètres variables; pour des capteurs, actionneurs et appareils de terrain analogiques et numériques; pour des affichages à plus de 8 caractères; le remplacement des interfaces 4 mA par des interfaces 20 mA avec échange de paramètres.

5.7.3.1 Définition des bits de données E/S et de paramètres

La définition des bits de données E/S (Transaction unique "Data_Exchange") est donnée à la Figure 40:



Bit	Type	Définition
D3	E	Entrée de données série
D2	E	Entrée d'horloge série
D1	S	Sortie de données série
D0	S	Sortie d'horloge série

Figure 40 – Définition des bits de données E/S du type de transaction combinée 2

Les bits de paramètres AS-i (Transaction unique "Write_Parameter") ne sont pas utilisés pour le type de transaction combinée 2. Ils peuvent être définis dans les profils d'esclave respectifs.

NOTE Du fait de cette définition des bits de données, le type de transaction combinée 2 peut être utilisé en mode d'adressage normalisé et/ou en mode d'adressage étendu. Les bits de données d'entrée D0 et D1 et les bits de données de sortie D2 (et D3 en mode d'adressage normalisé) ne sont pas nécessaires pour le type de transaction combinée 2 et peuvent être utilisés pour transfert normal de bits d'information supplémentaires.

La combinaison des bits de données et d'horloge série est définie comme suit:

Tableau 11 – Définition des données et horloge série du type de transaction combinée 2

Horloge série	Données série	Définition
0	0	Bit de données: 0
0	1	Bit de données: 1
1	0	Séparateur / horloge
1	1	État inactif / pas de données

5.7.3.2 Transfert des données

Le transfert des données est contrôlé par les règles suivantes:

En l'absence de données à transférer entre le maître et l'esclave (les deux voies de données sont à l'état inactif), les deux côtés transfèrent de manière continue le télégramme "SEP" et "IDLE". Le maître commence le transfert et l'esclave répond avec la même information.

Tableau 12 – Transfert des données du type de transaction combinée 2

Requête du maître		Réponse de l'esclave		
Horloge série (Sortie D0)	Données série (Sortie D1)	Horloge série (D2 Entrée)	Données série (D3 Entrée)	
1	0	1	0	Séparateur / horloge
1	1	1	1	État inactif / pas de données

Dans cet état, l'esclave doit toujours renvoyer le signal de retour de l'information reçue du maître. Le maître doit émettre le télégramme de remplacement suivant uniquement après réception du signal de retour correct du dernier télégramme transmis par l'esclave.

Un oscilloscope connecté aux entrées et sorties respectives de l'esclave affiche généralement une image telle que représentée à la Figure 41.




Figure 41 – Signaux typiques du type de transaction combinée 2 affichés par un oscilloscope (les deux voies de données sont à l'état inactif)

Une erreur de temporisation est détectée si le maître ou l'esclave ne reçoit pas l'information prévue de l'autre côté dans un délai de 100 ms.

Si le maître souhaite transmettre des données à l'esclave, il doit remplacer son télégramme "idle" (inactif) par le télégramme de données correspondant. Si l'esclave souhaite transmettre des données au maître, il doit remplacer son télégramme "idle" (inactif) par le télégramme de

données correspondant. L'échange de télégrammes séparateur / horloge entre les télégrammes de données ou inactifs n'est pas modifié.

Le bit de poids fort est transmis en premier. L'information des données peut avoir toutes les longueurs. Deux informations de données différentes sont séparées par au moins un télégramme "idle".

Un oscilloscope connecté aux entrées et sorties respectives de l'esclave affiche, par exemple, l'image représentée à la Figure 42.




Figure 42 – Signaux typiques du type de transaction combinée 2 (le maître transmet l'octet 10101011_{Bin}, l'esclave transmet 01110101_{Bin}):

5.7.3.3 Temps de réponse de l'esclave

Lorsque le maître transmet une nouvelle information (c'est-à-dire, changement d'état de l'horloge série) l'esclave doit lui répondre dans le cycle réel ou suivant avec une nouvelle information. Ceci permet de calculer les temps de transfert des données maximaux.

5.7.3.4 Traitement des exceptions

5.7.3.4.1 Mise sous tension

Les données utilisateur dans le maître sont marquées comme invalides jusqu'à l'achèvement d'un transfert de données complet et exempt d'erreur.

5.7.3.4.2 Interruption du trafic de données

Lorsqu'un maître à définition intégrée du type de transaction combinée 2 détecte qu'un esclave d'un profil correspondant n'est plus dans la LAS, il marque les valeurs d'entrée correspondantes de toutes les voies de cet esclave comme invalides et les met aux valeurs par défaut, le cas échéant.

Un esclave qui prend en charge le type de transaction combinée 2 doit appliquer une fonction chien de garde pour surveiller les interruptions du trafic de données. En cas de détection d'une interruption du transfert des données par le chien de garde, les actions suivantes doivent être réalisées:

Un esclave de données de sortie doit mettre ses sorties aux valeurs par défaut, le cas échéant.

- L'esclave remet à zéro son diagramme d'état, c'est-à-dire qu'il ne répond plus aux télégrammes de données jusqu'à réception d'un nouveau télégramme de paramètres du maître AS-i.
- Une erreur de temporisation est détectée si l'esclave ne reçoit pas l'information prévue du maître dans un délai de 100 ms.

5.7.3.4.3 Interruption/erreur de transmission de données

Le maître et l'esclave doivent vérifier que les données en entrée n'enfreignent pas les règles de codage.

Si un maître à définition intégrée du type de transaction combinée 2 détecte que l'esclave ne suit pas les règles de transmission de données série (par exemple temporisation), il interrompt immédiatement la transmission de données série, marque toutes les données comme invalides et retourne à l'état "début de communication de série".

Lorsqu'un esclave détecte que le maître ne suit pas les règles de transmission de données série (par exemple temporisation), il interrompt immédiatement la transmission de données série, met les sorties aux valeurs par défaut et retourne à l'état "début de communication de série".


5.7.4 Type de transaction combinée 3

Le mécanisme du type de transaction combinée 3 est géré par la spécification donnée ci-dessous. Elle utilise les mécanismes de transfert de données AS-i classiques pour construire une voie de transfert de données de 4 bits ou de 8 bits duplex intégral entre le maître et l'esclave en mode d'adressage étendu avec les profils donnés dans le Tableau 8.

NOTE Le type de transaction combinée 3 est destiné à être utilisé avec les pavés numériques, tours de signalisation, bornes à vanne et appareils similaires. Il peut également être utilisé pour les capteurs, actionneurs et appareils de terrain de 8 bits.

5.7.4.1 Transfert des données 4E/4S

La définition des bits de données E/S (Transaction unique "Data_Exchange") pour le transfert des données 4E/4S est donnée à la Figure 43:



Bit	Type	Définition
D3	E	Bit de données DI3
D2	E	Bit de données DI2
D1	E	Bit de données DI1
D0	E	Bit de données DI0
D3	S	Bit de sélection
D2	S	Bit de sortie multiplex
D1	S	Bit de données DO1, DO3
D0	S	Bit de données DO0, DO2

Figure 43 – Définition des bits de données E/S du type de transaction combinée 3 (4E/4S)

Les 4 bits de sortie sont transférés de manière cyclique dans 2 groupes. Si le bit d'information D2 (Bit de sortie multiplex) = 1 (niveau ASI), DO0 et DO1 sont transférés à l'esclave, si le bit d'information D2 = 0 (niveau ASI), D2 et D3 sont transférés à l'esclave dans une requête d'échange de données. L'esclave doit rassembler les deux groupes de données avec les 4 accès de sortie appropriés (Sortie 1 avec Sortie 4) selon le bit d'information D2.

Pour s'assurer que les deux groupes de données de sortie sont rafraîchis de manière continue, l'alternance du bit D2 doit être supervisée par l'esclave. En l'absence d'alternance du bit D2 au moins tous les 300 ms (après l'activation de l'esclave), l'esclave doit arrêter la transmission et commuter toutes les sorties à l'état OFF (désactivé) (protocole-chien de garde).

NOTE Dans le cas d'un événement protocole-chien de garde, il est recommandé d'arrêter la transmission.


Les bits de paramètres AS-i (Transaction unique "Write_Parameter") ne sont pas utilisés pour le type de transaction combinée 3. Ils peuvent être définis dans les profils d'esclave respectifs.

Les données sont transférées vers la IDI et proviennent de la ODI du maître.

5.7.4.2 Transfert des données 8E/8S

5.7.4.2.1 Définition des bits de données et de paramètres

La définition des bits de données E/S (Transaction unique “Data_Exchange”) pour le transfert des données 8E/8S est donnée aux Figures 44a et 44b:



Bit	Type	Définition
D3	E	Bit d'entrée multiplex 1
D2	E	Bit d'entrée multiplex 0
D1	E	Bit de données DI1, DI3, DI5, DI7
D0	E	Bit de données DI0, DI2, DI4, DI6
D3	S	Bit de sélection
D2	S	Bit d'entrée multiplex 0 inversé depuis le précédent transfert des données
D1	S	Bit de données DO1, DO3, DO5, DO7
D0	S	Bit de données DO0, DO2, DO4, DO6

Figure 44a – Définition des bits de données E/S du type de transaction combinée 3 (8E/8S)




Figure 44b – Diagramme d'état de l'esclave pour le type de transaction combinée 3 (8E/8S)

Figure 44 – Définition et diagramme d'état de l'esclave pour le type de transaction combinée 3

Les 8 bits d'entrée sont transférés de manière cyclique dans 4 groupes de 2 bits de données chacun. Chaque groupe est adressé avec les bits d'entrée multiplex DI2 et DI3, les données sont les bits D0 et D1. Si les bits multiplex sont 00_{Bin}, les bits d'entrée DI6, DI7 sont transférés au maître et le maître émet les bits de sortie DO6, DO7 dans le télégramme de données suivant. Si les bits multiplex sont 01_{Bin}, les bits d'entrée DI4, DI5 sont transférés au maître et le maître émet les bits de sortie DO4, DO5 dans le télégramme de données suivant. Si les bits multiplex sont 10_{Bin}, les bits d'entrée DI2, DI3 sont transférés au maître et le maître émet les bits de sortie DO2, DO3 dans le télégramme de données suivant. Si les bits multiplex sont 11_{Bin}, les bits d'entrée DI0, DI1 sont transférés au maître et le maître émet les bits de sortie DO0, DO1 dans le télégramme de données suivant.

Pour la sécurité de la transmission, une structure client / serveur est exigée. L'esclave AS-i agit comme le serveur et fournit les bits d'entrée multiplex. Le maître AS-i agit comme le client et renvoie le bit d'entrée multiplex DO2 inversé pour accuser réception du transfert des données. Avec les bits de données DO0 et DO1, le maître transfère les bits de sortie correspondants.

Les bits multiplex 00_{Bin} indiquent le début d'une séquence de transfert. Si une sortie de données cohérente est exigée, le maître doit mettre à jour l'octet de sortie uniquement avant l'envoi des bits de sortie DO6, DO7.

Pour s'assurer que tous les groupes de données sont rafraîchis de manière continue, l'alternance du bit D2 doit être supervisée par l'esclave et le maître. En l'absence d'alternance du bit D2 au moins tous les 300 ms (après l'activation de l'esclave), l'esclave doit arrêter la transmission et commuter toutes les sorties à l'état OFF (désactivé) (protocole-chien de garde). Dans ce cas, le maître doit signaler l'invalidité des données d'entrée à l'appareil de commande avec un "Bit valide" mis à 0.

NOTE Dans le cas d'un événement protocole-chien de garde, il est recommandé d'arrêter la transmission.

Les bits de paramètres AS-i (Transaction unique "Write_Parameter") ne sont pas utilisés pour le type de transaction combinée 3. Ils peuvent être définis dans les profils d'esclave respectifs.

Les données sont transférées à la AIDI (octet le plus significatif de la voie 0 pour l'esclave A et octet le plus significatif de la voie 2 pour l'esclave B) et proviennent de la AODI du maître.

5.7.4.2.2 Temps de réponse

L'esclave commence une séquence de transmission de données en émettant "0 0 DI7 DI6". Après réception de cette information, le maître doit répondre en moins de 10 ms avec un bit DO2 inversé. L'esclave doit répondre au bit DO2 modifié avec de nouvelles données dans un délai de 250 µs. La séquence se poursuit jusqu'à la fin de l'envoi de DO1 et DO0 et répétition par le cycle. Ceci permet de calculer les temps de transfert des données maximaux.

5.7.4.2.3 Traitement des exceptions

5.7.4.2.3.1 Mise sous tension

Les données utilisateur dans le maître sont marquées comme invalides jusqu'à l'achèvement d'un transfert des données complet et exempt d'erreur.

5.7.4.2.3.2 Interruption du trafic de données

Lorsqu'un maître à définition intégrée du type de transaction combinée 3 détecte qu'un esclave d'un profil correspondant n'est plus dans la LAS, il marque les valeurs d'entrée correspondantes de toutes les voies de cet esclave comme invalides et les met aux valeurs par défaut, le cas échéant.

Si le maître détecte une séquence erronée ou aucun changement des bits d'entrée multiplex, il doit arrêter de renvoyer le bit DI2 inversé et transmettre "011_{Bin}" au niveau ASI. Tous les bits d'entrée et le bit valide doivent être mis à 0.


5.7.5 Type de transaction combinée 4

Le mécanisme du type de transaction combinée 4 est géré par la spécification donnée ci-dessous. Elle utilise les mécanismes de transfert de données AS-i classique pour construire une voie de transfert des données de 16 bits simple ou double de l'esclave au maître en mode d'adressage étendu avec les profils donnés dans le Tableau 8.

NOTE Le type de transaction combinée 4 est destiné à être utilisé avec des capteurs de voie de données de 16 bits simple ou double; le remplacement des interfaces 4 mA par des interfaces 20 mA.

5.7.5.1 Définition des bits de données et de paramètres

La définition des bits de données E/S (Transaction unique "Data_Exchange") pour le transfert des données est donnée à la Figure 45:



Bit	Type	Définition
D3	E	Bit de données DI3, DI7, DI11, DI15
D2	E	Bit de données DI2, DI6, DI10, DI14
D1	E	Bit de données DI1, DI5, DI9, DI13
D0	E	Bit de données DI0, DI4, DI8, DI12
D3	S	Bit de sélection
D2	S	Bit de sélection de voie (Profil S-7.A.9 uniquement)
D1	S	Bit de sélection de doublet 1
D0	S	Bit de sélection de doublet 0

Figure 45 – Définition des bits de données E/S du type de transaction combinée 4

Les 16 bits d'entrée sont transférés de manière cyclique dans 4 groupes de 4 bits de données chacun. Chaque groupe est adressé avec les bits de sélection de doublet DO1 et DO0 par le maître. Si les bits de sélection de doublet sont 00_{Bin}, les bits d'entrée DI12 à DI15 sont transférés au maître. Si les bits multiplex sont 01_{Bin}, les bits d'entrée DI8 à DI11 sont transférés au maître. Si les bits de sélection de doublet sont 10_{Bin}, les bits d'entrée DI4 à DI7 sont transférés au maître. Si les bits multiplex sont 11_{Bin}, les bits d'entrée DI0 à DI3 sont transférés au maître.

Si uniquement 12 bits doivent être transférés, le maître peut omettre la combinaison de bits multiplex 11_{Bin} afin d'accélérer le transfert des données net. Si uniquement 8 bits doivent être transférés, la combinaison de bits multiplex 11_{Bin} et 10_{Bin} peut être omise.

Les bits de paramètres AS-i (Transaction unique "Write_Parameter") ne sont pas utilisés pour le type de transaction combinée 4. Ils peuvent être définis dans les profils d'esclave respectifs.

Les données d'entrée cycliques d'un esclave A sont copiées dans la voie 0 et la voie 1 de la AIDI de l'adresse de l'esclave correspondante. Les données d'entrée cycliques d'un esclave B sont copiées dans la voie 2 et la voie 3. Dans le cas de données à octet unique, l'octet le plus significatif de la AIDI est utilisé.

5.7.5.2 Transfert des données

La requête avec les bits de sélection de doublet mis à 00_{Bin} est également utilisée comme commande "à verrou". Après réception de cette commande, les bits de données de toute la séquence ne doivent pas être mis à jour par la source de données jusqu'à l'achèvement de toute la séquence. Ceci assure la cohérence des données.

5.7.5.3 Temps de réponse de l'esclave

Lorsque le maître transmet une nouvelle information de sélection, l'esclave doit répondre avec l'information demandée dans le même télégramme. Ceci permet de calculer les temps de transfert des données maximaux.

5.7.5.4 Traitement des exceptions

5.7.5.4.1 Mise sous tension

Les données utilisateur dans le maître sont marquées comme invalides jusqu'à l'achèvement d'un transfert des données complet et exempt d'erreur.

5.7.5.4.2 Interruption du trafic de données

Lorsqu'un maître à définition intégrée du type de transaction combinée 4 détecte qu'un esclave d'un profil correspondant ne fournit pas de données cohérentes ou n'est plus dans la LAS, il marque les valeurs d'entrée correspondantes de toutes les voies de cet esclave comme invalides et les met aux valeurs par défaut, le cas échéant.

Un esclave qui prend en charge le type de transaction combinée 4 doit appliquer une fonction chien de garde pour surveiller les interruptions du trafic de données après l'activation de l'esclave. En cas de détection d'une interruption du transfert des données par le chien de garde, l'action suivante doit être réalisée:

- l'esclave remet à zéro son diagramme d'état, c'est-à-dire qu'il ne répond plus aux télégrammes de données jusqu'à réception d'un nouveau télégramme de paramètres du maître AS-i.

5.7.6 Type de transaction combinée 5

Le mécanisme du type de transaction combinée 5 est géré par la spécification donnée ci-dessous. Elle utilise les mécanismes de transfert de données AS-i classique pour construire une voie de transfert de données rapide de 8, 12 ou 16 bits duplex intégral du maître à l'esclave en utilisant 2, 3 ou 4 adresses classiques avec les profils donnés dans le Tableau 8.

NOTE 1 Le type de transaction combinée 5 est destiné à être utilisé avec les capteurs, actionneurs et appareils de terrain haute vitesse de 16 bits; le remplacement des interfaces 4 mA par des interfaces 20 mA pour les boucles de commande.

Un esclave prenant en charge le type de transaction combinée 5 peut être considéré comme un "esclave physique". Cet esclave occupe l'adresse la plus basse d'un groupe de 2, 3 ou 4 adresses consécutives. La 1ère, 2ème ou 3ème adresse suivante dans l'ordre ascendant ne doit pas être utilisée par les autres "esclaves physiques" car elles sont également occupées par l'esclave physique prenant en charge ce type de transaction.

NOTE 2 Le changement d'adresse d'un esclave de ce type peut ne pas fonctionner comme celui des autres esclaves. En particulier, l'auto-attribution d'adresse (voir 5.6.5.4) nécessite une attention particulière de la part de l'utilisateur car la présente édition de la norme ne contient pas les procédures d'auto-adressage pour les esclaves prenant en charge le type de transaction 5.

5.7.6.1 Définition du nombre de voies

Le nombre de voies de données et le type de données sont définis par le code ID2 étendu (Transaction unique "Read_ID2-Code") mémorisé dans l'esclave (voir Annexe A pour de plus amples informations). Les définitions suivantes s'appliquent:

Tableau 13 – Définition du code ID2 du type de transaction combinée 5

ID2 _{Hex}	I3	I2	I1	I0	Définition
2	0	0	1	0	Adresse la plus basse d'un esclave transparent de 8 bits
3	0	0	1	1	Adresse la plus basse esclave transparent de 12 bits
4	0	1	0	0	Adresse la plus basse esclave transparent de 16 bits
5	0	1	0	1	Adresse la plus élevée d'un groupe d'esclaves du type de transaction combinée 5
6	0	1	1	0	Deuxième adresse d'un esclave de 12 bits, troisième adresse d'un esclave de 16 bits
7	0	1	1	1	Deuxième adresse d'un esclave de 16 bits
A	1	0	1	0	Adresse la plus basse d'un esclave analogique de 8 bits
B	1	0	1	1	Adresse la plus basse d'un esclave analogique de 12 bits
C	1	1	0	0	Adresse la plus basse d'un esclave analogique de 16 bits

5.7.6.2 Définition des bits de données E/S et de paramètres

Il n'existe aucune définition spécifique des bits de données E/S (Transaction unique "Data_Exchange") et pour les bits de paramètres (Transaction unique "Write_Parameter") pour le transfert des données selon ce type de transaction combinée.

Les bits de données de l'esclave avec l'adresse la plus basse sont les bits de données D0 à D3, les bits de données de l'esclave avec l'adresse la plus élevée sont les bits de données D12 à D15. Si uniquement 12 bits doivent être transférés selon ce type de transaction combinée, l'adresse la plus élevée peut être omise. Si uniquement 8 bits doivent être transférés, les deux adresses les plus élevées peuvent être omises.

Les bits de paramètres AS-i (Transaction unique "Write_Parameter") ne sont pas utilisés pour le type de transaction combinée 5. Ils peuvent être définis dans les profils d'esclave respectifs.

5.7.6.3 Transfert des données

Le maître et l'esclave doivent maintenir la cohérence des données à transmettre pour toutes les adresses impliquées dans le type de transaction combinée 5 pendant un cycle AS-i.

Les données sont transférées de la AODI vers la AIDI de l'esclave avec l'adresse la plus basse.

Les esclaves ne doivent accepter les données de sortie que si les données de toutes les adresses impliquées dans le type de transaction combinée 5 ont été reçues avec succès.

Le maître ne doit accepter les données d'entrée et les copier dans l'image de données d'entrée analogiques (AIDI) que si les données de toutes les adresses impliquées dans le type de transaction combinée 5 ont été reçues avec succès.

5.7.6.4 Temps de réponse de l'esclave

Lorsque le maître transmet une information de sortie, l'esclave doit répondre avec l'information d'entrée correspondante dans le même télégramme. Ceci permet de calculer les temps de transfert des données maximaux.

5.7.6.5 Traitement des exceptions

5.7.6.5.1 Erreur de configuration

Si les adresses de l'esclave impliquées dans le type de transaction combinée 5 ne sont pas configurées comme défini ci-dessus, le maître doit traiter chaque adresse de l'esclave comme

esclave binaire. Les données de sortie sont alors prises de la ODI, les données d'entrée sont transférées à la IDI. L'image de données d'entrée analogiques (AIDI) est mise à 0000_{Hex} dans le cas d'un esclave transparent ou à 7FFF_{Hex} dans tous les autres cas. Par ailleurs, le bit valide du maître est remis à zéro pour cette voie.

5.7.6.5.2 Mise sous tension

L'esclave ne doit commencer à répondre aux requêtes du maître pour l'échange de données que s'il peut fournir des données cohérentes. Dans le cas contraire (par exemple pour des raisons de synchronisation), l'esclave peut fournir des valeurs par défaut.

L'esclave et le maître ne doivent mettre à jour leurs données reçues qu'après réception réussie d'une séquence de données complète pour toutes les adresses impliquées dans le type de transaction combinée 5.

5.7.6.5.3 Temporisation du maître

Si le maître ne reçoit pas des données valides pour toutes les adresses impliquées dans le type de transaction combinée 5, il doit conserver la dernière valeur valide.

En l'absence de réception d'une nouvelle valeur valide dans un délai de plus de 20 ms, le maître peut mettre la valeur par défaut dans la AIDI et remettre à zéro le bit valide. En l'absence de réception d'une nouvelle valeur valide dans un délai de plus de 100 ms, le maître doit mettre la valeur par défaut dans la AIDI et remettre à zéro le bit valide.

5.7.6.5.4 Temporisation de l'esclave

Si l'esclave ne reçoit pas

- des données valides pour toutes les adresses impliquées dans le type de transaction combinée 5 dans un cycle, ou
- des données valides en moins de 380 µs entre deux adresses consécutives

il doit conserver la dernière valeur valide.

En l'absence de réception d'une nouvelle valeur valide pendant plus de 40 ms, l'esclave peut mettre une valeur de sécurité intrinsèque à sa sortie. En l'absence de réception de nouvelle valeur valide pendant plus de 100 ms, l'esclave doit mettre une valeur de sécurité intrinsèque à sa sortie. La valeur de sécurité intrinsèque (par exemple sortie minimale, dernière valeur ou sortie maximale) doit être spécifiée dans la documentation du constructeur.

5.7.7 Transaction combinée pour transfert de signaux de sécurité

La transaction combinée pour le mécanisme du transfert de signaux de sécurité est gérée par la spécification donnée ci-dessous. Elle utilise les mécanismes de transfert de données AS-i classique pour construire une voie d'information de sécurité de un ou deux bits (en fonction de l'intégrité de sécurité exigée) entre les esclaves de sécurité avec les profils donnés dans le Tableau 8 et une unité de commande de sécurité.

Le transfert de signaux de sécurité et de données classiques peut être traité sur le même réseau. L'information de sécurité ne comprend qu'un ou deux bits par esclave (par exemple la sortie d'une barrière lumineuse de sécurité, le contact d'un appareil d'arrêt d'urgence). Une unité de codage est placée entre le capteur et le système de transmission qui transforme l'information nette en une séquence de 8 ensembles de 4 bits d'information ("codage dynamique"). Du côté récepteur, une unité de commande de sécurité interprète le signal. Elle compare les codes reçus aux codes de référence mémorisés en interne ce qui permet de déduire l'état de l'esclave et du système de transmission. L'unité de commande de sécurité peut faire partie du maître; elle peut également être un appareil séparé désigné "Appareil de contrôle de sécurité".

NOTE 1 Actuellement, seul le transfert de signaux de sécurité d'un esclave à l'unité de commande de sécurité est réalisé.

NOTE 2 Il convient de considérer la référence à la CEI 61508 pour les normes de produits de sécurité ou la référence commune aux normes de sécurité en utilisant le transfert de signaux de sécurité sur l'AS-i.

5.7.7.1 Esclaves de données d'entrée de sécurité

Si un esclave de données d'entrée de sécurité a deux états de commutation, ces états contrôlent directement les 4 bits d'information transférés de l'esclave au maître. Si l'entrée de l'esclave est à l'état "ON" (activé) (par exemple la trajectoire lumineuse d'un rideau lumineux de sécurité est libre, une porte de sécurité est fermée), cet état est signalé par la transmission d'une séquence de 8 ensembles de 4 bits d'information. Chaque cycle AS-i transfère l'ensemble suivant des 4 bits d'information. Si 8 cycles ont été transmis, la séquence complète a été transmise. Dans le 9ème cycle, le premier ensemble est retransmis. Si l'entrée de l'esclave est à l'état "OFF" (désactivé), l'information "0_{Hex}" est transmise.

Si un esclave de données d'entrée de sécurité a deux entrées (par exemple contacts redondants), chacun des deux contacts agit indépendamment de l'autre sur deux bits des 4 bits d'information. Le Tableau 14 représente les états possibles des entrées.

Tableau 14 – Etats des entrées des esclaves de données d'entrée de sécurité

Contact 1	Contact 2	Données D0..D3	Signification
ON	ON	X X X X	Entrée à l'état "ON"
ON	OFF	X X 0 0	Entrée à l'état "OFF", un seul contact est ouvert
OFF	ON	0 0 X X	Entrée à l'état "OFF", un seul contact est ouvert
OFF	OFF	0 0 0 0	Entrée à l'état "OFF", les deux contacts sont ouverts

NOTE "X" indique la valeur binaire de la séquence de code

La voie de données de l'esclave de données d'entrée de sécurité vers l'unité de commande de sécurité est supervisée en permanence par la technique de codage dynamique. Il doit être garanti par la conception de l'esclave que les exigences de la CEI 61508 sont satisfaites.

Seuls les esclaves avec mode d'adressage normalisé doivent être utilisés comme esclaves de données d'entrée de sécurité.

5.7.7.2 Règles de codage

Les bits de données D0...D3 dans la réponse de l'esclave forment un doublet de code. 8 doublets de code forment une séquence de code.

Règles d'assemblage d'une séquence de code:

- S1: Une séquence comprend huit valeurs de 4 bits où chaque doublet de code est différent des autres.
- S2: Les valeurs 0000_{Bin} et 1111_{Bin} n'existent pas dans une séquence
- S3: Exactement une valeur de 0001_{Bin}, 0010_{Bin} ou 0011_{Bin} existe dans une séquence.
- S4: Exactement une valeur de 0100_{Bin}, 1000_{Bin} ou 1100_{Bin} existe dans une séquence.
- S5: Entre deux valeurs avec uniquement 1 ensemble binaire, il existe au moins 2 valeurs avec deux ou trois ensembles binaires.
- S6: La valeur 0000_{Bin} indique l'état OFF du capteur.
- S7: La valeur 1111_{Bin} est réservée pour de futures extensions.
- S8: Le déroulement de la séquence par pas est temporisé par 200 – 900 µs après une requête de données.

L'application des règles S1 et S2 donne lieu à d'autres exigences.

- SA1: Dans les 8 doublets de code de la séquence, un bit de données n'est jamais constant 0 ou 1.

SA2: dans les 8 doublets de code de la séquence, deux bits de données ne sont jamais complètement égaux.

La série de doublets de code est mémorisée de manière permanente dans l'esclave ou dans un appareil externe associé (par exemple émetteur de lumière).

NOTE 200 μ s à 900 μ s après réception d'une requête de données du maître, il convient que l'esclave commute d'un doublet de code au suivant. Le temps de retard minimal de 200 μ s est destiné à une répétition unique d'un échange de données si la réponse de l'esclave n'a pas été reçue correctement par le maître. L'unité de commande de sécurité nécessite 8 télégrammes AS-i (900 μ s (5 esclaves + management_phase)) au minimum pour l'exécution interne. Ces 900 μ s sont supervisés par l'unité de commande de sécurité et peuvent également être utilisés à l'intérieur de l'esclave de sécurité pour traiter les conditions de synchronisation critiques.

Au sein d'un réseau AS-I, seules différentes séquences de code sont admises.

L'application de ces règles permet d'utiliser plus de 900 000 séquences de code différentes. L'exactitude de la séquence de code doit être supervisée par l'unité de commande de sécurité.

5.8 Détection d'erreurs AS-i

Chaque requête du maître et réponse de l'esclave sur la ligne AS-i doit être vérifiée par le récepteur, dans l'esclave ou dans le maître, pour détecter de possibles erreurs de transmission, dont les suivantes:

Start_bit_error (erreur du bit de début)	L'impulsion initiale après une pause doit avoir une polarité négative. Cette impulsion est la référence pour le décodage de bit. Le premier bit détecté doit avoir la valeur 0. Une violation de cette règle doit être détectée comme erreur du bit de début.
Alternation_error (erreur d'alternance)	Deux impulsions consécutives doivent avoir des polarités différentes. Une impulsion négative doit être suivie d'une impulsion positive et vice versa. Une violation de cette règle doit être détectée comme erreur d'alternance.
No_information_error (erreur pas d'information)	Dans une requête du maître ou une réponse de l'esclave, les impulsions (de polarité positive ou négative) doivent être détectées dans un intervalle de $(n * 3\mu s)_{-0,5\mu s}^{+1,0\mu s}$ après l'impulsion initiale d'une requête du maître ou d'une réponse de l'esclave, où $n = 1 \dots 26$ pour une requête du maître et $n = 1 \dots 12$ pour une réponse de l'esclave. Une violation de cette règle doit être détectée comme erreur pas d'information.
Parity_error (erreur de parité)	La somme de tous les bits d'information de la requête du maître ou de la réponse de l'esclave (bit de parité inclus, bit de début et de fin exclus) doit être paire. Une violation de cette règle doit être détectée comme erreur de parité.
End_bit_error (erreur du bit de fin)	L'impulsion à détecter $n * 6 \mu s$ après l'impulsion de début doit avoir une polarité positive, où $n = 13$ (78 μs) pour une requête du maître et $n = 6$ (36 μs) pour une réponse de l'esclave. L'impulsion de fin doit terminer la requête du maître ou la réponse de l'esclave. Une violation de cette règle doit être détectée comme erreur du bit de fin.
Length_error (erreur de longueur)	Une supervision de longueur doit être réalisée. Si un signal autre qu'une pause est détecté, soit: pendant le premier intervalle bit après l'impulsion de fin d'une requête du maître (équivalent au 15 ^{ème} Intervalle bit) pour des esclaves synchronisés (pendant les trois premiers intervalles bit pour des esclaves non synchronisés, équivalent aux Intervalles bit 15 à 17), soit pendant le premier intervalle bit après l'impulsion de fin d'une réponse de l'esclave (équivalent au 8 ^{ème} Intervalle bit), alors

une erreur de longueur doit être détectée.

Si une de ces erreurs apparaît, la requête du maître ou la réponse de l'esclave doit être traitée comme non valide.

Le maître doit être capable de détecter et gérer les erreurs de transmission suivantes:

- Absence de réponse de l'esclave
- Erreur dans la réponse de l'esclave

Pour de plus amples informations, voir 8.5.

Un esclave doit être capable de détecter et gérer les erreurs de transmission suivantes:

Erreur dans la requête du maître

Pour de plus amples informations, voir 8.4.

6 Information sur le produit

6.1 Instruction pour l'installation, le fonctionnement et la maintenance

Le paragraphe 6.1 de la CEI 62026-1 s'applique.

6.2 Profils

Le paragraphe 6.2 de la CEI 62026-1 s'applique avec les additions suivantes.

Tous les composants AS-i doivent être marqués ou doivent comprendre dans les instructions pour le fonctionnement, l'identification du ou des profils définis.

Les maîtres et les esclaves doivent porter les marquages spécifiés dans les annexes appropriées.

Le marquage doit être indélébile et facilement lisible, et ne doit pas se trouver sur des pièces qui sont normalement démontables pendant le fonctionnement.

6.3 Marquage

Le paragraphe 6.3 de la CEI 62026-1 s'applique avec les additions suivantes.

6.3.1 Valeurs nominales de base

Le constructeur doit préciser la valeur nominale du courant.

6.3.2 Raccordement et identification des conducteurs

Le Tableau 15 définit le raccordement et l'identification des conducteurs.

Tableau 15 – Raccordement et identification des conducteurs

Interface physique	Type	Fonction	Couleur du conducteur	Numéro de la borne
B, C, E	Ligne AS-i	AS-i (+)	Brun	1
		AS-i (–)	Bleu	3
A	Accès ENTRÉE (avec connecteurs selon l'Annexe D de la CEI 60947-5-2)	Alimentation (+) Entrée de données 1 Alimentation (–) Entrée de données 2	^a	1 2 ^b 3 4 ^b
A	Accès ENTRÉE statiques (avec bornes)	Alimentation (+) (4x) Entrée de données (4x) Alimentation (–) (4x)		11...41 12/14...42/44 13...43
A	Accès SORTIE statiques (avec connecteurs selon l'Annexe D de la CEI 60947-5-2)	Alimentation (+) (nnp) (4x) Alimentation (–) (pnp) (4x) Sortie, paramètre etc. (4x)		1 3 4
A	Accès SORTIE relais	Contact inverseur Contact à ouverture (NC) Contact à fermeture (NO)		1 2 4
A	Accès SORTIE statiques (avec bornes)	Alimentation (+) (nnp) (4x) Alimentation (–) (pnp) (4x) Sortie de données (4x)		11...41 13...43 14...44
F	Accès alimentation auxiliaire	Alimentation auxiliaire (+) Alimentation auxiliaire (–)	Brun Bleu	1 3
B+F	Accès ligne AS-i + alimentation auxiliaire ^c	AS-i (+) AS-i (–) U_{aux} (+) (–) PE ^d	Brun Bleu Noir Blanc Vert/Jaune	1 3 4 2 5

^a La couleur des conducteurs pour les détecteurs de proximité doit être conforme au Tableau 3 de la CEI 60947-5-2.

^b Si une seule broche ENTRÉE de données par connecteur est utilisée, les broches 2 et 4 du connecteur doivent être intérieurement shuntées.

^c Si le même connecteur ou câble est utilisé pour les deux tensions, l'alimentation auxiliaire doit être de type TBTS ou TBTP.

^d Si utilisé.

6.3.3 Câble AS-i classique

Le câble AS-i classique doit être jaune et les conducteurs + et – doivent être clairement identifiés. Si des couleurs sont utilisées pour l'identification, elles doivent être le brun pour + et le bleu pour –.

6.3.4 Alimentation AS-i

Le raccordement d'une alimentation AS-i doit être réalisé suivant le Tableau 16 s'il s'agit d'une alimentation monophasée en courant alternatif. Le marquage indiqué est obligatoire.

Tableau 16 – Marquage du raccordement de l'alimentation AS-i

Alimentation	Marquage	Spécification
Primaire (type c.a.)	L	Phase
	N	Neutre
	PE	Protection par mise à la terre
Secondaire (Interface E)	AS-i+	Ligne AS-i positive
	AS-i–	Ligne AS-i négative
	Terre	Prise de terre / blindage de l'équipement

6.3.5 Esclave AS-i

Le degré de protection IP de l'esclave doit être indiqué dans la documentation conformément à l'Annexe C de la CEI 60947-1.

6.3.6 Maître AS-i

Le type d'isolation entre les accès AS-i du maître et l'appareil de commande (automate) doit être indiqué par le constructeur.

7 Conditions de fonctionnement normal, d'installation et de transport**7.1 Conditions de fonctionnement normal**

Le paragraphe 7.2 de la CEI 62026-1 s'applique avec les additions suivantes.

7.1.1 Température de l'air ambiant

Les composants AS-i doivent fonctionner à des températures ambiantes comprises entre –5 °C et +40 °C, sauf indications contraires, par exemple en conjonction avec un type d'actionneur ou de capteur spécifique. Les caractéristiques de fonctionnement doivent être maintenues sur toute la plage admissible de températures ambiantes.

7.1.2 Altitude

Le paragraphe 6.1.2 de la CEI 60947-1 s'applique.

7.2 Conditions durant le transport et le stockage

Un accord spécial doit être établi entre l'utilisateur et le constructeur si les conditions durant le transport et le stockage, par exemple les conditions de température et d'humidité, diffèrent de celles définies en 7.1, sauf spécification contraire, la plage de températures suivante s'applique durant le transport et le stockage: entre –25 °C et +55 °C et, pour de courtes durées ne dépassant pas 24 h, jusqu'à +70 °C.

7.3 Installation

Les dimensions et les conditions d'installation des composants AS-i doivent être spécifiées dans les autres parties de la présente norme ou en l'absence de spécification, elles doivent être indiquées dans la documentation du constructeur.

8 Exigences relatives à la construction et au fonctionnement

8.1 Moyen de transmission AS-i

Le moyen de transmission AS-i doit satisfaire aux exigences spécifiées en 5.4.1. Par ailleurs, les exigences suivantes relatives à la construction et au fonctionnement s'appliquent telles que spécifiées ou sont conseillées.

8.1.1 Câble AS-i classique

Pour une installation facile et rapide sur le terrain, il est recommandé d'utiliser une technique de raccordement par perçage d'isolant (CEI 60352-6). Cela dépend du câble AS-i classique. Ses dimensions géométriques intérieures et extérieures sont représentées à la Figure 46.




Figure 46 – Câble AS-i classique pour installation sur le terrain

Le câble AS-i classique pour installation sur le terrain doit satisfaire aux exigences techniques suivantes:

- section du conducteur: $2 \times 1,5 \text{ mm}^2$
- résistance du conducteur: $13,7 \text{ } \Omega/\text{km}$ conformément à la CEI 60227-2
- résistance d'isolement des noyaux: $= 10^{11} \text{ } \Omega \cdot \text{cm}$ conformément à la CEI 60227-2
- plage de températures: $-25 \text{ } ^\circ\text{C}$ à $+85 \text{ } ^\circ\text{C}$ (installation fixe)
 $-10 \text{ } ^\circ\text{C}$ à $+85 \text{ } ^\circ\text{C}$ (installation souple)
- structure du conducteur: à fils très fins conformément à la CEI 60228, classe 6. Les fils doivent être étamés
- spire des fils $= 20 \text{ mm}$ à 40 mm
- rayon de courbure (dans la direction y) minimum $3 \times D = 12 \text{ mm}$ (installation fixe)
minimum $6 \times D = 24 \text{ mm}$ (installation souple)

- frottement interne l'isolement du conducteur ne doit pas être collé à la gaine du câble
 - dureté du matériau isolant gaine du câble: max. 90 Shore A; la dureté de l'isolement du conducteur ne doit pas dépasser celle de la gaine du câble
 - inflammabilité Méthode FH, cat. FH 2-25
 - tension assignée: 300 V
 - tension d'essai d'isolement: 1,5 kV
 - couleur de la gaine du câble: similaire au jaune RAL 1012 conformément à la CEI 60304
 - résistance chimique selon la fiche technique du constructeur
 - marquage: les conducteurs + et – doivent être clairement marqués.
- Si des couleurs sont utilisées, ce doit être:
- brun = +
bleu = –

8.1.2 Câble AS-i sous enceinte

Pour une installation facile et rapide dans des environnements IP20 (par exemple à l'intérieur d'armoires de commutation), il est recommandé d'utiliser une technique de raccordement par pénétration d'isolant. Cela dépend du câble AS-i classique représenté à la Figure 47.

Dimensions en millimètres




Figure 47 – Câble AS-i sous enceinte

Le câble AS-i classique pour environnements IP20 doit satisfaire aux exigences techniques suivantes:

- section du conducteur: $2 \times 0,8 \text{ mm}^2$ (AWG 18)
- résistance du conducteur: $= 22,5 \Omega/\text{km}$ conformément à la CEI 60227-2
- résistance d'isolement des noyaux: $= 10^{11} \Omega \cdot \text{cm}$ conformément à la CEI 60227-2
- plage de températures: -5°C à $+80^\circ\text{C}$
- structure du conducteur: à deux fils en cuivre étamés $7 \times 0,4$ côte à côte
- spire des fils $= 20 \text{ mm}$ à 40 mm
- dureté du matériau isolant max. 90 Shore A;
- tension assignée: 300 V
- tension d'essai d'isolement: 1,5 kV
- résistance chimique selon la fiche technique du constructeur
- marquage: les conducteurs + et – doivent être clairement marqués.

Si des couleurs sont utilisées, ce doit être:

brun = +

bleu = -

8.1.3 Alimentation auxiliaire

Les esclaves AS-i peuvent être alimentés par une alimentation auxiliaire (voir 8.4.4.9). A cet effet, si un câble plat similaire au câble AS-i classique selon 8.1.1 est utilisé, il doit satisfaire aux différentes exigences suivantes:

- tension de fonctionnement: ≤ 30 V c.c.
- couleur de la gaine du câble: similaire au noir RAL 9005 conformément à la CEI 60304.

8.1.4 Connexion de la ligne AS-i

Toute connexion entre les parties d'une ligne AS-i doit satisfaire aux exigences suivantes, que l'on utilise une technique conventionnelle ou une technique de perçage ou de pénétration d'isolant:

- cycles de connexion (démontables) cinq cycles au minimum (si les connexions sont démontables)
- classe de protection conformément à la CEI 60529 selon la fiche technique du constructeur
- résistance de contact $6\text{ m}\Omega$ au maximum conformément à la CEI 60352-6
- courant minimal admissible par connexion selon la fiche technique du constructeur
- tension assignée 10 V à 48 V c.c.
- plage de températures $-25\text{ }^{\circ}\text{C}$ à $+70\text{ }^{\circ}\text{C}$
- chocs conformément à la CEI 60068-2-27
- vibration conformément à la CEI 60068-2-6
- tenue aux contraintes conformément à la CEI 60947-5-2, Annexe C

8.1.5 Configuration des broches des connecteurs M12 et M8

Si des connecteurs à contacts mâles et femelles M12 (4 broches) ou M8 (3 broches), conformément à la CEI 60947-5-2, Annexe D, sont utilisés pour l'interconnexion de la ligne AS-i ou des lignes d'alimentation auxiliaire, les règles suivantes doivent s'appliquer:

NOTE Voir Profils d'esclave à l'Annexe A pour la connexion des éléments périphériques aux esclaves.

Si une fiche de 12 mm ou 8 mm est utilisée pour l'interconnexion de la ligne AS-i uniquement, la fiche doit être mâle pour l'entrée et femelle pour la sortie avec la configuration des broches suivante:

- broche 1 = ASI+
- broche 2 non utilisée (non disponible pour connecteur de 8 mm)
- broche 3 = ASI-
- broche 4 non utilisée

Si une fiche de 12 mm ou 8 mm est utilisée pour l'interconnexion de l'alimentation auxiliaire uniquement, la fiche doit être mâle pour l'entrée et femelle pour la sortie avec la configuration des broches suivante:

- broche 1 = alimentation auxiliaire (+)
- broche 2 non utilisée (non disponible pour connecteur de 8 mm)
- broche 3 = alimentation auxiliaire (-)

- broche 4 non utilisée

Si une fiche de 12 mm est utilisée pour l'interconnexion de la ligne AS-i et l'interconnexion de l'alimentation auxiliaire, la fiche doit être mâle pour l'entrée et femelle pour la sortie avec la configuration des broches suivante:

- broche 1 = ASI+
- broche 2 = alimentation auxiliaire (-)
- broche 3 = ASI-
- broche 4 = alimentation auxiliaire (+)

8.1.6 Profils et interface électromécanique

Dans la présente norme, aucune restriction supplémentaire concernant la méthode d'interfaçage de la ligne AS-i avec des composants différents n'est définie en plus de l'interface spécifiée en 8.1.4. Tous les capteurs, actionneurs ou autres appareils et éléments, qui ne satisfont que les restrictions spécifiées pour la connexion du système AS-i, sont déclarés conformes au profil électromécanique.

8.2 Alimentation AS-i

L'alimentation AS-i et le réseau de découplage doivent satisfaire les exigences données en 5.3.2. En outre, les exigences relatives à la construction et au fonctionnement spécifiées ci-dessous s'appliquent.

8.2.1 Conditions environnementales et compatibilité électromagnétique

La classe de protection conformément à la CEI 61140 du système nécessite une alimentation à très basse tension de protection (TBTP). Tous les essais nécessaires concernant l'alimentation de la ligne sont déclarés par le constructeur selon les conditions de fonctionnement spécifiées.

La fonction de l'alimentation ne doit pas être affectée par la transmission de données sur le réseau AS-i.

Tableau 17 – Conditions environnementales (conditions minimales)

Classe de protection	III (TBTP)
CEM-rafale	CEI 61000-4-4: fonction normale (voir 9.3)

Pour la fonction normale de tous les composants dans un système AS-i, la tension mesurée aux bornes de l'alimentation doit être comprise entre 29,5 V et 31,6 V. Par conséquent, la tension générée par l'alimentation pendant la durée des rafales doit rester dans cette plage pour satisfaire aux critères de performance A et B (voir également 9.3).

L'isolation électrique de la ligne AS-i de la terre de l'équipement nécessite la prévention de l'électricité statique. Il est obligatoire d'utiliser le raccordement à la terre (voir Figure 48).

L'alimentation AS-i doit être installée de façon telle qu'elle ne soit pas soumise à des ondes de choc sur la ligne du côté sortie.

8.2.2 Démarrage, surcharge et indication

L'alimentation doit être protégée contre les courts-circuits et les surcharges. Un court-circuit ou une condition de surcharge peut durer indéfiniment et ne doit pas entraîner une détérioration de l'alimentation. La remise à l'état à la suite d'une surcharge peut se faire automatiquement.

En option, une condition de surcharge peut être indiquée. Si une indication de surcharge est prévue, soit la condition de sous-tension/surtension doit être indiquée par une DEL rouge ou la DEL d'indication de mise sous tension (verte) ne doit pas s'allumer.

Après le temps de démarrage, une condition de surcharge est détectée soit lorsque le niveau de tension AS-i n'a pas atteint la valeur minimale ou le courant de charge dépasse la limite de courant

$$U_{\text{ASI}} < U_{\text{ASI min}} \quad \text{ou} \quad I_{\text{L}} > I_{\text{LIM}}$$

Dans les 2 s après avoir atteint 5 V la première fois, le niveau de tension doit atteindre la valeur maximale de la tension de démarrage du maître (26,5 V). L'intervalle de temps entre la tension minimale de démarrage du maître (22,5 V – 1 V, voir 8.5) et le niveau de tension AS-i assignée (29,5 V) doit être inférieur à 1 s. Le niveau de tension doit être augmenté de manière constante de 5 V jusqu'à la tension de fonctionnement normal (29,5 V à 31,6 V).

NOTE 1 La deuxième exigence est importante car le maître commence à fonctionner lorsque la tension dépasse sa tension de démarrage de $22,5 \text{ V} \pm 1 \text{ V}$.

Pendant le démarrage, l'alimentation doit fournir un courant majoré afin de correspondre au chargement dans le système. Ce courant majoré est égal à une capacité de 15 mF.

NOTE 2 Pour chaque esclave connecté, une capacité maximale de 470 µF est considérée ($31 \times 470 \text{ µF} \approx 15 \text{ mF}$). En adressage étendu, une capacité maximale de 240 µF pour chaque esclave est considérée ($62 \times 240 \text{ µF} \approx 15 \text{ mF}$). Concernant l'échange de données, tous ces condensateurs sont individuellement réduits dans les esclaves correspondants.

A partir d'un niveau de tension de 5 V, l'alimentation doit fournir le courant de sortie nominal I_e plus un courant additionnel pour charger la capacité sus-indiquée de 15 mF pour répondre aux limitations de temps.

Le courant de sortie nominal I_e et la limite de courant doivent être spécifiés par le constructeur.

8.2.3 Accès, tensions et courants

Les bornes d'extrémité de ASI+, ASI- et la terre doivent pouvoir se connecter aux sections du conducteur de $0,75 \text{ mm}^2$ à $2,5 \text{ mm}^2$.

Tableau 18 – Exigences générales pour une alimentation AS-i

Niveau de tension de ligne	U_N
Valeur minimale de la tension	$U_{N\text{min}}$
Tension de ligne, tolérances (et fréquence)	Selon les conditions de fonctionnement spécifiées
Coupure d'alimentation	Les coupures d'alimentation du côté primaire d'une durée de 10 ms à la tension minimale constante $U_{N\text{min}}$ ($= U_N - 15\%$) ne doivent pas détériorer la fonction normale de l'alimentation.
Classe de protection	3 (à très basse tension de protection)
NOTE Aucune influence signifie que la tension entre ASI+/ASI- ne s'écarte jamais de la plage comprise entre 29,5 V et 31,6 V.	

8.2.4 Circuit d'équilibrage et de découplage

Le réseau équivalent d'équilibrage et de découplage comprend deux inductances et deux résistances ainsi que les condensateurs d'équilibrage C_s comme représenté à la Figure 48.




Figure 48 – Schéma équivalent du circuit de découplage

Les condensateurs d'équilibrage C_s doivent être situés le plus près possible du circuit de découplage. Ces condensateurs équilibrent l'impédance de ASI+/ASI- par rapport à la terre. Des valeurs égales d'au moins 100 nF sont conseillées.

NOTE 1 Il est également recommandé de prévoir des résistances R_g (valeur recommandée 1 MΩ) et des varistances V_g par rapport à la terre afin de prévenir l'accumulation de tension statique.

Même si le circuit peut être conçu comme représenté à la Figure 48, il est possible de mieux satisfaire aux exigences d'équilibrage en utilisant un transformateur. Le circuit de découplage avec transformateur est représenté à la Figure 49.




Figure 49 – Circuit de découplage avec transformateur

Les deux inductances doivent être réalisées comme un enroulement bifilaire sur un noyau commun.

NOTE 2 L'AS-i a été conçu comme un système symétrique. Une bonne symétrie assure une meilleure réjection de l'émission indésirable des composants du signal AS-i ainsi que de l'incidence du bruit de l'AS-i, même si le système est relativement important et bien distribué. Ceci est important car le réseau n'est pas blindé et peut agir comme une antenne.

8.3 Répéteur AS-i et autres composants

8.3.1 Répéteur AS-i

Le répéteur AS-i doit régénérer (pas seulement amplifier) et transférer les signaux AS-i de manière bidirectionnelle.

Le temps de retard maximal du signal d'un répéteur doit être inférieur ou égal à 7 μs dans chaque direction.

Le répéteur doit assurer l'isolement galvanique entre les deux parties du réseau AS-i. La tension d'essai minimale doit être spécifiée par le constructeur.

8.3.2 Détecteur de défaut de mise à la terre AS-i

La plage de tension d'alimentation du détecteur de défaut de mise à la terre AS-i doit être spécifiée par le constructeur. Il est recommandé de spécifier une plage de tension d'alimentation comprise entre 26,5 V et 31,6 V. Si le détecteur de défaut de mise à la terre AS-i utilise une tension auxiliaire, il doit satisfaire aux mêmes exigences que celles applicables à un esclave AS-i alimenté par une tension auxiliaire.

La consommation de courant du détecteur de défaut de mise à la terre AS-i doit être spécifiée dans la documentation du constructeur. L'impédance équivalente et la symétrie doivent être comprises dans les mêmes limites données pour un esclave AS-i classique.

Le constructeur doit déclarer la plage d'impédance susceptible d'être détectée par le détecteur de défaut de mise à la terre entre ASI+ et la terre et entre ASI- et la terre. Il doit être compatible avec les exigences relatives à la détection d'un défaut de mise à la terre conformément à la CEI 60204-1.

Le constructeur doit déclarer le temps de réponse maximal entre l'occurrence d'un défaut de mise à la terre et la commutation de la sortie du détecteur de défaut de mise à la terre.

8.4 Esclave AS-i

8.4.1 Vue d'ensemble

L'esclave AS-i fournit tous les moyens physiques et logiques pour connecter l'application (actionneur, capteur ou tout autre appareil et élément) à la ligne AS-i et pour recevoir et émettre les messages sur la ligne AS-i comme décrit à l'Article 5.

Le paragraphe 8.4 décrit les éléments d'un esclave, sa fonction et les exigences générales d'un esclave.

8.4.2 Eléments d'un esclave

8.4.2.1 Accès de l'esclave

L'esclave doit avoir au moins deux accès physiques ASI+ et ASI-, c'est-à-dire à l'interface 2, pour connecter l'esclave à la ligne AS-i.

Les autres accès formant l'interface 1 à l'appareil électronique qui communique avec l'appareil de commande peuvent être réalisés physiquement dans un circuit électronique et être de ce fait accessibles par un simple moyen physique ('accès physiques'). Mais ces accès peuvent également être cachés, par exemple dans un circuit à joint intégré pour l'esclave AS-i et l'appareil connecté. Dans ce cas, les accès sont appelés "logiques" et l'interface 1 ne doit pas être accessible par le moyen physique. Les accès physiques et logiques peuvent être obligatoires ou facultatifs selon le Tableau 19.

Tableau 19 – Accès physiques et logiques d'un esclave AS-i

	Accès physiques	Accès logiques
ASI±	m	-
D0 – D3	o	m
P0 – P3	o	m
Validation de données	o	o
Validation de paramètres	o	o
RÉINITIALISATION	o	-
Alimentation	o	-
Autres	o	o

S'ils sont utilisés, les accès ont les fonctions suivantes:

- ASI+/ASI- Ces accès forment la connexion électrique au réseau AS-i à l'interface 2. Ils sont obligatoires. Pour de plus amples informations sur les signaux et l'électromécanique, voir l'Article 5.
- D0 ... D3 Ces accès doivent être configurés comme des accès d'entrée de données, de sortie de données ou bidirectionnels comme décrit en 8.4.2.2.
- Données: Si les accès d'entrée/sortie de données sont mis en application, les quatre bits d'information I0 ... I3 d'un message (tel que décrit en 5.6.5.) correspondent aux niveaux des accès d'entrée/sortie de données. Un signal d'entrée avec un niveau FORT à l'accès Dx doit entraîner un "1" du bit de données Ix correspondant dans l'élément d'information de la réponse de l'esclave, un niveau FAIBLE doit entraîner un "0". Un "1" dans un bit de données I0 à I3 dans l'élément d'information d'une requête du maître doit entraîner un niveau FORT à l'accès de sortie correspondant, un "0" doit entraîner un niveau FAIBLE.

NOTE 1 Les accès de sortie doivent avoir un niveau FORT pour les valeurs par défaut (par exemple après mise sous tension ou après une réinitialisation). Les niveaux de sortie sont inversés dans le maître AS-i.

Accès bidirectionnels: Si les accès d'entrée/sortie de données sont mis en application et s'ils peuvent être utilisés pour la transmission bidirectionnelle des données, les données de sortie doivent être transmises en premier puis les données d'entrée. La synchronisation type des signaux est représentée à la Figure 50.




Figure 50 – Diagramme de synchronisation type pour les entrées/sorties bidirectionnelles (D1, .. D3 = niveau de tension à l'accès de données correspondant)

P0 ... P3: Si les accès de sortie de paramètres P0 ... P3 sont mis en application, les données de sortie de paramètres de la requête du maître (tel que décrit en 5.6.5.2) correspondent au niveau des accès de sortie de paramètres. Un "1" dans un bit de paramètres Ix dans l'élément d'information de la requête du maître "Write_parameter" doit entraîner un niveau FORT pour l'accès de sortie de paramètres Px correspondant, un "0" doit entraîner un niveau FAIBLE. Un niveau FORT à l'accès Px doit correspondre à un "1" du bit de données Ix correspondant dans l'élément d'information de la réponse de l'esclave, un niveau FAIBLE doit correspondre à un "0".

NOTE 2 Il convient que les accès de paramètres aient un niveau FORT pour les valeurs par défaut après mise sous tension ou après une réinitialisation.

REINITIALISATION accès permettant de remettre l'esclave à l'état initial de manière externe

Validation de données: signalisation de données valides

Validation de paramètres: signalisation de paramètres valides

Alimentation: alimentation de l'appareil d'application connecté depuis la ligne AS-i

8.4.2.2 Configuration E/S, codes ID et profils d'esclave

Chaque esclave doit avoir une configuration E/S, un code d'identification (Code ID) et en option deux codes d'identification étendus (codes ID1 et ID2) pour permettre une distinction supplémentaire des esclaves avec la même configuration E/S. Soit ID1 et ID2 doivent être mis en application ou aucun des deux. Chacun des trois codes d'identification (ID, ID1 et ID2) doit avoir 4 bits (16 possibilités différentes). S'ils sont mis en application, ils doivent être lisibles par le maître. Les valeurs de ID et de ID2 pour un esclave spécifique dépendent de la mise en application. Par conséquent, elles sont mémorisées dans l'esclave par le constructeur et ne doivent en aucun cas être modifiées.

La valeur de ID1 peut être réglée par l'utilisateur du système par les commandes Write_Extended_ID-Code_1. Elle doit également être mémorisée sous forme non volatile.

En mode d'adressage étendu (ID_Code = A_{Hex}), le constructeur est autorisé à bloquer l'accès en écriture de l'utilisateur à Extended_ID_Code_1.

La combinaison de la configuration E/S et des codes d'identification ID et ID2 d'un esclave spécifique caractérise son "profil d'esclave" (Annexe A). Tout esclave qui ne présente pas exactement un profil d'esclave spécifique doit avoir le code ID E_{Hex} ou F_{Hex} (profils libres, voir Annexe A).

A la livraison du produit, le constructeur doit mettre le code d'identification étendu à ID1 = F_{Hex} (mode d'adressage normalisé) ou à ID1 = 7_{Hex} (mode d'adressage étendu). En cas de ID1 bloqué, le constructeur doit mettre ID1 à la valeur définie dans les profils d'esclave (Annexe A).

Le constructeur doit spécifier l'état du profil d'esclave réel dans la documentation du produit sous la forme S - [Code E/S].[Code ID].[Code-ID2].

NOTE 1 La définition des profils d'esclave a pour but, d'une part, d'augmenter l'interchangeabilité des actionneurs et des capteurs et, d'autre part, avec les profils libres, d'assurer un degré de flexibilité élevé du système.

NOTE 2 Les profils S - 0.A ... S - E.A sont utilisés en mode d'adressage étendu.

NOTE 3 Le profil des esclaves n'ayant pas mis en application les codes ID ID1/2 étendus facultatifs peut être désigné sous la forme S - [Code E/S].[Code ID] au lieu de S - [Code E/S].[Code ID].F

NOTE 4 Le blocage de ID_Code_1 en mode d'adressage étendu permet d'identifier des produits plus spécifiques par la lecture de la configuration E/S et des ID_Codes.

8.4.2.3 Mémoire non volatile

Une mémoire non volatile de l'esclave doit comporter la configuration E/S et les codes d'identification.

Une mémoire non volatile doit aussi contenir l'adresse de l'esclave. Elle peut être réalisée comme une mémoire électronique, par des interrupteurs ou par câblage.

L'adresse doit être lisible et chargeable dans le registre d'adresses de l'esclave. Cette attribution doit être possible au moins 10 fois.

En cas d'attribution manuelle ou fixe de l'adresse de l'esclave, il ne doit pas être possible de sélectionner l'adresse zéro.

L'adresse doit être mémorisée de sorte qu'aucune autre adresse en dehors de l'adresse à mémoriser ne puisse intervenir comme l'adresse de l'esclave elle-même. Pour l'attribution d'adresse interrompue, l'ancienne adresse ou l'adresse zéro est admise.

8.4.2.4 Registres et marques

L'esclave doit avoir les registres et les marques internes suivants. Ce sont des mémoires volatiles, il est autorisé que leur contenu soit perdu en cas de défaillance de l'alimentation.

Registre Address (cinq bits)	Contient l'adresse de l'esclave.
Registre I/O_Code (quatre bits)	Contient les accès de données qui sont configurés comme sortie, entrée, E/S bidirectionnelle ou à trois états
Registre ID_code (quatre bits)	Contient le code d'identification de l'esclave
Registre ID_Code étendu (8 bits):	contient le code ID étendu facultatif de l'esclave

NOTE 1 Le code ID étendu est facultatif. Une autre solution consiste à modifier le premier doublet par le maître en utilisant la requête "Write_Extended_ID_Code_1" lorsque l'accès en écriture n'est pas bloqué par le constructeur. Le code ID étendu est géré de la même manière que le Code ID classique de 4 bits.

Registre Data_output (quatre bits) (Registre de sortie de données)	Contient l'information la plus récente concernant la sortie transmise par une requête Data_exchange. Après une mise sous tension ou une réinitialisation, les valeurs logiques par défaut 1 doivent être mises dans le registre de sortie.
Registre Data_input (quatre bits) (Registre d'entrée de données)	Facultatif, uniquement nécessaire pour le Mode E/S de données synchrone. Contient l'information d'entrée au point d'échantillonnage en Mode E/S de données synchrone.
Registre Parameter_output (quatre bits) (Registre de sortie de paramètres)	Contient l'information la plus récente concernant la sortie transmise par une requête Write_parameter. Après la mise sous tension ou une réinitialisation, les valeurs par défaut 1 doivent être mises dans le registre de sortie de paramètres.
Registre Receive (Registre de réception)	Contient la dernière requête du maître reçue (à l'exclusion des bits de début et de fin).
Registre Transmit (Registre de transmission)	Contient la réponse de l'esclave avant la transmission.
Registre Status (quatre bits) (Registre d'état)	Contient quatre bits pour l'état de l'esclave. Ces quatre bits sont indépendants les uns des autres et ont la sémantique suivante:

adresse/code ID 1 étendu mémorisés dans une mémoire volatile:

S0: 0	adresse/Code ID1	non	volatils
1	adresse/Code ID1	volatils	

NOTE 2 L'adresse et le ID_code 1 étendu peuvent être modifiés isolément, le bit S0 doit donc être exécuté après chaque mise en mémoire.

état de défaut périphérique:

S1: 0 pas de défaut périphérique détecté
1 défaut périphérique détecté

non défini:

S2: 0 non défini
1 non défini

erreur de lecture de la mémoire non volatile:

S3: 0 pas d'erreur de lecture de la mémoire non volatile
1 erreur de lecture de la mémoire non volatile

La mise en application de S1 comme état de défaut périphérique est obligatoire (à l'intérieur de ASIC AS-i) si l'option de mise en application des codes ID1/ID2 étendus a été choisie. Sinon, elle est facultative.

NOTE 3 L'information donnée dans le registre d'état peut être utilisée pour effectuer des diagnostics ou elle peut servir au maître afin de déterminer quelle action peut être prise pour se rétablir après un état de défaut.

Sync_flag (Marque sync)	Indique la synchronisation de l'esclave aux requêtes du maître.

Marque Data_exchange_disable (marque échange de données rendu inutilisable)	Est mise par RESET et remise par la première requête Write_parameter reçue. La marque doit indiquer l'incapacité à échanger des données.

8.4.2.5 Chien de garde (surveillance)

Une fonction de surveillance (chien de garde) peut être remplie soit en interne dans le circuit de l'esclave entre les accès ASI $\pm$ et les autres accès, soit en externe dans l'appareil connecté ("derrière" l'interface 1).

S'il est activé, le chien de garde force les sorties de l'esclave à leurs valeurs par défaut.

Le chien de garde doit être redéclenché (c'est-à-dire conservé dans son état inactif) par une requête Data_Exchange bien reçue et (en option) par une requête Write_Parameter bien reçue.

Le temps minimal du chien de garde doit être égal ou supérieur à 40 ms et le temps maximal du chien de garde doit être inférieur ou égal à 100 s.

NOTE Il est recommandé que le chien de garde réalise une réinitialisation de l'esclave, s'il est activé.

8.4.3 Fonctions d'un esclave

8.4.3.1 Diagramme d'état d'un esclave

Un esclave doit réaliser les principales fonctions suivantes (voir Figure 51):




Figure 51 – Principal diagramme d'état d'un esclave AS-i

Après mise sous tension ou après réinitialisation de l'esclave par l'accès RESET (réinitialisation) ou après réception d'une requête Reset_AS-i_slave, l'esclave doit être mis à l'état INIT.

Dans l'état INIT, les fonctions suivantes doivent être exécutées:

- charger les registres Data-Output (de sortie de données) et Parameter-Output (de sortie de paramètres) avec la valeur par défaut F_{hex} ;
- transférer le contenu des registres Data-Output et Parameter-Output aux accès correspondants;
- remettre le registre d'état à 0_{Hex} ;
- charger l'adresse, la configuration E/S et les codes d'identification de la mémoire non volatile dans les registres appropriés;
- mettre la marque Data_exchange_disable (rendre échange de données inutilisable) à TRUE (vrai) (pour la réinitialisation voir 8.4.3.3);
- passer à l'état ASYNC.

Dans l'état ASYNC, les fonctions suivantes doivent être exécutées:

- remettre la marque SYNC;
- effectuer une scrutation du flux de données entrant jusqu'à détecter une pause;
- quand une pause est détectée, passer à l'état RÉCEPTION (voir 5.5.3).

Dans l'état RÉCEPTION, les fonctions suivantes doivent être exécutées:

- attendre un bit de début et charger la requête du maître dans le registre de réception;
- exécuter toutes les routines de contrôle d'erreurs (voir 8.4.3.4);
- vérifier la pause du maître (si en provenance de ASYNC);
- si une erreur est détectée, passer à l'état ASYNC, sinon à l'état DÉCODAGE.

Dans l'état DÉCODAGE, les fonctions suivantes doivent être exécutées:

- comparer l'adresse reçue avec le registre d'adresses; si elles ne sont pas égales, passer à l'état ATTENDRE;
- analyser l'information; si la requête est inconnue, passer à l'état SYNC;
- si la marque Data_exchange_disable est mise et le maître demande Data_exchange, passer à l'état SYNC;
- exécuter la tâche demandée (voir 8.4.3.3) et charger la réponse appropriée dans le registre de transmission;
- passer à l'état TRANSMISSION.

Dans l'état ATTENDRE, l'esclave doit exécuter les fonctions suivantes:

- attendre un signal détectable (d'une autre réponse d'esclave);
- si aucun signal n'est détecté, attendre la fin du temps de réponse (cette fin du temps de réponse doit être dans une fenêtre comprise entre 7 et 9 intervalles bit);
- si un signal est détecté, attendre la fin de la réponse de l'esclave;
- passer à l'état SYNC.

NOTE 1 Un esclave doit accepter une réponse tardive d'un autre esclave et il convient qu'il ne la combine pas avec une requête du maître. Cependant, il doit simultanément attendre une nouvelle requête du maître avant le début d'une requête. Du fait des restrictions de la fin du temps de réponse mentionnées ci-dessus, chaque esclave reste synchronisé si pas plus d'un répéteur dans une rangée est installé dans le système. S'il existe deux répéteurs dans une rangée, une réponse de l'esclave provenant de derrière le deuxième répéteur dure plus de 54 µs et l'esclave suivant, s'il est situé avant le premier répéteur, n'est pas synchronisé mais la requête du maître est reçue correctement.

Dans l'état TRANSMISSION, l'esclave doit exécuter les fonctions suivantes:

- attendre la fin de la pause du maître (la pause du maître doit être de deux intervalles bit au minimum, si la marque Sync est mise; elle doit être de cinq intervalles bit au maximum, si la marque Sync est remise);
- transmettre la réponse de l'esclave;
- si une requête Reset_slave a été reçue, passer à l'état INIT, sinon à l'état SYNC.

NOTE 2 Il est recommandé d'appliquer une pause du maître de 2 à 3 intervalles bit, si la marque Sync est mise, même dans les esclaves qui ne sont pas réalisés avec un esclave ASIC mais avec un µP, par exemple afin d'éviter de perturber une topologie avec deux répéteurs dans une rangée et un câble avec un long retard de durée de transmission concernant la temporisation de la réponse de l'esclave.

Dans l'état SYNC, l'esclave doit exécuter les fonctions suivantes:

- mettre la marque Sync;
- effectuer une scrutation du flux de données arrivant et détecter une pause;
- si une pause est détectée, passer à l'état RÉCEPTION.

8.4.3.2 Mode E/S de données synchrone

Comme défini dans la présente norme AS-i, un maître effectue successivement des scrutations des esclaves du réseau en remontant les adresses de l'esclave du rang inférieur au rang supérieur. Ainsi, les opérations d'entrée et de sortie de données sont généralement réalisées à différents moments sur différents esclaves. Pour définir les applications qui nécessitent des opérations simultanées de E/S de données sur un certain nombre d'esclaves dans le réseau, un Mode E/S de données synchrone est prévu. Le Mode E/S de données synchrone est facultatif.

Il s'agit d'échanger des données au cours du cycle normal en disposant cependant d'un événement de déclenchement qui transfère les données du registre Output_Data aux données de sortie et d'échantillonnage des entrées. Le changement de l'appel

Data_Exchange de l'adresse de rang supérieur à celle de rang inférieur définit cet événement de déclenchement.

Une fois activées, l'échantillonnage des données d'entrée ainsi que les événements d'entraînement des données de sortie sont déplacés à différents moments synchronisés par le cycle de scrutation du réseau AS-i. Les principes de communication entre le maître et l'esclave ne sont pas pour autant modifiés pour ce qui concerne le fonctionnement normal.

Les règles suivantes s'appliquent:

- L'E/S de données est déclenchée par l'appel Data_Exchange à l'esclave avec l'adresse de rang inférieur de l'esclave dans le réseau. Sachant qu'un maître appelle successivement les esclaves en remontant les adresses de l'esclave, l'esclave AS-i considère la condition de déclenchement comme vraie si l'adresse de l'esclave d'un appel Data_Exchange reçu est de rang inférieur à l'adresse de l'esclave du précédent appel Data_Exchange (correctement reçu).
- L'E/S de données n'est déclenchée que si l'esclave a (correctement) reçu des données au cours du dernier cycle. Si l'esclave n'a pas reçu de données (c'est-à-dire du fait d'une erreur de transmission), les sorties de données ne sont pas modifiées (principe armement+tir). Cependant, les entrées sont toujours échantillonnées au niveau de l'événement de déclenchement.
- Si l'esclave avec l'adresse de rang inférieur dans le réseau fonctionne en Mode E/S de données synchrone, il retarde l'événement de sortie pour les données reçues pendant un cycle AS-i complet. Ceci permet de maintenir groupées toutes les données de sortie d'une image de cycle spécifique.

NOTE Pour rendre cette caractéristique utile, il convient que le maître génère une image de cycle de sortie de données une fois avant le début de chaque cycle AS-i. L'image est déduite des données d'entrée du ou des cycles précédents et des autres événements de commande. Dès le début d'un cycle AS-i, il convient de ne plus modifier l'image. Si les esclaves A et B sont installés en parallèle à une adresse, il convient que le maître adresse tous les esclaves A dans un cycle et tous les esclaves B dans l'autre cycle.

- Les données d'entrée, échantillonnées au niveau de l'esclave avec l'adresse de rang inférieur de l'esclave dans le réseau, sont renvoyées au maître sans aucun délai. Ainsi, l'image de cycle de données d'entrée est totalement capturée à la fin d'un cycle AS-i, tout comme dans les réseaux sans aucun esclave en mode E/S de données synchrone. En d'autres termes, le point d'échantillonnage des données d'entrée s'est tout simplement déplacé vers le début du cycle AS-i pour tous les esclaves en mode E/S de données synchrone.
- Le premier appel Data_Exchange reçu par un esclave spécifique après l'activation de l'accès de données (la marque Data_Exchange_Disable a été effacée par un appel Write_Parameter) est traité de la même manière qu'en fonctionnement normal. Il s'agit en effet de capturer des données d'entrée valides pour la première réponse de l'esclave et d'activer les sorties le plus rapidement possible.
- L'opération de E/S de données est répétée avec le cycle E/S des autres esclaves en mode E/S de données synchrone dans le réseau pour l'événement de déclenchement commun. Ainsi, l'esclave spécifique atteint pleinement le Mode E/S de données synchrone.
- Pour éviter une suppression générale de l'E/S de données lorsqu'un seul esclave est visible au maître (c'est-à-dire l'utilisation d'un appareil de programmation portable), le Mode E/S de données synchrone est temporairement désactivé dès que l'esclave a reçu trois appels Data_Exchanges consécutifs à sa propre adresse. L'esclave retourne en Mode E/S de données synchrone si un appel Data_Exchange à une adresse de l'esclave différente est détecté.

8.4.3.3 Tâches de l'esclave

Dans l'état DECODAGE, l'esclave doit réaliser les tâches suivantes en fonction de la requête spécifique du maître (voir Tableaux 4 et 5):

8.4.3.3.1 Fonction de Data_Exchange

En exécutant la requête Data_Exchange en mode asynchrone, l'esclave (avec l'adresse $\neq 0$) transfère la trame de bit de sortie reçue I0 ... I3 aux accès de sortie de données correspondants et doit signaler la validité de ces bits de données à la sortie de validation de données (si elle existe) par une impulsion d'une durée de $1 T_{\text{bit}}$.

NOTE Lorsqu'un CI d'esclave est utilisé avec accès d'entrée/sortie multiplexés et lorsque la configuration E/S est établie, les accès de données de l'esclave fonctionnent comme des entrées, des sorties ou des entrées/sorties bidirectionnelles. Par conséquent, la configuration E/S programmée et les quatre bits de données transférés par la requête du maître déterminent la trame de bit qui est transférée aux accès de sortie.

Après le transfert des données reçues aux accès de sortie de données, l'esclave doit charger la trame de bit des accès d'entrée dans le registre de transmission.

En exécutant la requête Data_Exchange en mode synchrone, l'esclave (avec l'adresse $\neq 0$) transfère la trame de bit de sortie reçue I0 ... I3 au registre Data_Output correspondant.

Après le transfert des données reçues au registre Data_Output, l'esclave doit charger le registre Data_Input dans le registre de transmission.

8.4.3.3.2 Fonction de Write_Parameter

En exécutant la requête Write_parameter, l'esclave (avec l'adresse $\neq 0$) doit transférer la trame de bit reçue I0 ... I3 aux accès de sortie de paramètres correspondant et doit signaler la validité de ces paramètres à la sortie de validation de paramètres correspondants (si elle existe) par une impulsion d'une durée de $1 T_{\text{bit}}$.

Après le transfert des paramètres reçus aux accès de paramètres, l'esclave doit charger la trame de bit des accès de paramètres dans le registre de transmission et doit mettre la marque du Data_Exchange_Disable (rendre l'échange de données inutilisable) à FALSE (FAUX).

NOTE 1 Il est admis d'utiliser l'accès de paramètres comme défini pour l'accès de données. En particulier, l'entrée et la sortie de paramètres sont indépendantes.

NOTE 2 Le premier appel de paramètre après la mise sous tension ou la réinitialisation active l'esclave. Jusqu'à ce moment, il convient que toutes les sorties de l'esclave soient à l'état de défaut. En rendant l'échange de données inutilisable avant la première requête Write_parameter réussie après tout RESET (réinitialisation), il est assuré qu'un esclave a toujours les paramètres attendus, même après un RESET inaperçu dû à une perte brève de l'alimentation.

8.4.3.3.3 Fonction de Address_Assignment

En exécutant la requête Address_Assignment, l'esclave (avec l'adresse = 0) doit transférer la trame de bit reçue I0...I4 au registre d'adresses.

La réponse de l'esclave signale au maître que la requête Address_Assignment a été exécutée sans erreur. En cas d'Address_Assignment positive, l'esclave doit répondre immédiatement avec une trame de bit "0110_{Bin}" dans la réponse de l'esclave.

L'adresse doit être mémorisée dans une mémoire non volatile.

Si l'adresse est reprogrammable, le processus de mise en mémoire non volatile des données doit durer moins de 500 ms. Pendant cette procédure, le registre d'état du bit S0 est mis à Fort.

NOTE Le maître peut exécuter la requête "Read_Status_request" pour déterminer si l'esclave a terminé la mise en mémoire.

Si le maître AS-i n'a pas reçu une réponse de l'esclave valide, il doit déterminer si la requête Address_Assignment a été exécutée avec succès ou non en utilisant les requêtes du maître appropriées.

Après une Address_Assignment valide, l'esclave doit répondre avec la nouvelle adresse.

8.4.3.3.4 Fonction de Write_Extended_ID-Code_1

Le code ID étendu (ID1) facultatif est variable et peut être réglé par le maître. En exécutant la requête Write_Extended_ID-Code_1, l'esclave (avec l'adresse =0) doit transférer la trame de bit reçue I0 ... I3 au registre de Code ID interne correspondant et démarrer la mise en mémoire non volatile.

La procédure de mise en mémoire des données dans une mémoire non volatile doit durer moins de 500 ms. Au cours de cette procédure, le Registre d'état du Bit S0 est mis à Fort.

Après chargement de la trame de bit reçue dans le registre correspondant, l'esclave doit immédiatement répondre avec une trame de bit "0000_{Bin}" dans la réponse de l'esclave.

Si l'accès en écriture à Extended_ID_Code_1 est bloqué par le constructeur, l'esclave doit avoir les réactions suivantes à la réception d'une requête Write_Extended_ID_Code_1:

- l'esclave doit répondre à une requête "write ID1" avec la trame de bit "0000_{Bin}" si l'information du ID1 dans l'esclave est identique à l'information de la requête "write ID1";
- l'esclave ne doit pas répondre à une requête "write ID1" si l'information du ID1 dans l'esclave est différente de l'information de la requête "write ID1".

8.4.3.3.5 Fonction de Reset_Slave

Cette commande initialise la routine qui fonctionne aussi pendant une mise sous tension ou lorsqu'un Reset_input (entrée de réinitialisation) externe est activée.

La routine exécute les actions suivantes:

- charger les registres de Data_Output (sortie de données) et Parameter_Output (sortie de paramètres) avec la valeur par défaut F_{hex};
- remettre le registre d'état à 0_{Hex};
- télécharger l'adresse, la configuration E/S et le code d'identification depuis la mémoire non volatile dans les registres appropriés;
- mettre la marque Data_Exchange_Disable à TRUE (VRAI);
- la trame de bit "0110_{Bin}" doit être donnée dans la réponse de l'esclave.

A l'aide de cette commande, il est donc possible de réattribuer l'adresse opérationnelle précédente après avoir exécuté une requête "Delete_address" (par exemple pour réaliser des essais).

L'exécution de la requête Reset_Slave doit durer moins de 3 ms. Pendant cet intervalle de temps, l'esclave ne peut répondre à aucune autre requête transmise par le maître.

8.4.3.3.6 Fonction de Delete_Address

L'effacement de l'adresse opérationnelle doit être fait en écrasant l'adresse opérationnelle mémorisée dans le registre d'adresses interne de l'esclave avec l'adresse zéro. L'adresse zéro ne doit pas être mémorisée dans la mémoire non volatile. L'effacement de l'adresse opérationnelle est donc seulement temporaire jusqu'à ce que la requête "Address_Assignment" ou la requête "Reset_Slave" suivante soit reçue, ou jusqu'à ce que l'entrée de réinitialisation de l'esclave soit activée ou qu'une défaillance d'alimentation apparaisse.

Après un Delete_Address positif, l'esclave doit immédiatement répondre avec une trame de bit "0000_{Bin}" dans la réponse de l'esclave.

Après un Address_Assignment, valide, un esclave doit répondre avec la nouvelle adresse.

NOTE Si l'esclave est en train de mémoriser son adresse dans la mémoire non volatile (exécution de la requête "Address_Assignment"), il convient qu'une requête "Delete_Address" ne soit pas transmise par le maître. Le résultat de la mise en mémoire serait non défini.

8.4.3.3.7 Fonction de Read_I/O_Configuration

Le code E/S réel de l'esclave doit être immédiatement lu dans l'esclave et transféré au maître dans la réponse de l'esclave.

Il y a quatre types de configuration des accès d'entrée/sortie à quatre bits (voir Tableau 7):

- pas de configuration;
- entrée;
- sortie;
- E/S bidirectionnelle uniquement.

Dans la réponse à Read_I/O_Configuration, l'esclave doit répondre avec la configuration E/S réelle des accès d'entrée/sortie. La configuration E/S est seulement liée à l'entrée ou à la sortie de données des accès de l'esclave.

8.4.3.3.8 Fonction de Read_Identification_Code

Le code d'identification de l'esclave doit être immédiatement lu dans l'esclave et transféré au maître dans la réponse de l'esclave.

8.4.3.3.9 Fonction de Read_Extended_ID-Code_1/2

Le code d'identification étendu facultatif de l'esclave doit être immédiatement lu dans l'esclave et transféré au maître dans la réponse de l'esclave.

8.4.3.3.10 Fonction de Read_Status

L'état actuel de l'esclave doit être immédiatement lu dans l'esclave et transféré au maître dans la réponse de l'esclave. Les valeurs réelles S1 à S3 de l'état doivent rester inchangées.

Le changement d'état de S0 (H->L) doit être valide au plus tard 2 ms après une requête Read_status. L'état de S0 mis à jour peut être lu avec une prochaine requête Read_status.

NOTE La requête Read_Status_Request peut être utilisée par le circuit de l'esclave pour mettre à jour les marques de l'état. Le nouvel état peut être lu par une nouvelle requête Read_Status_Request qui suit au moins 2 ms après la première requête Read_Status_Request.

8.4.3.3.11 Fonction de R1

Réservée.

8.4.3.3.12 Fonction de broadcast (diffusion) (Reset - Réinitialisation)

Cette commande initialise la même routine qui est également réalisée pendant une mise sous tension ou lorsque le Reset_input externe est activé ou la requête "Reset_Slave" est émise (voir 5.6.5.5). Cependant, il ne doit pas y avoir de réponse de l'esclave à cette requête de commande.

8.4.3.3.13 Fonction d'un esclave avec profils S-0.A à S-F.A

Les esclaves avec la Configuration E/S mise à "0, 1, ... F" et le Code ID mis à "A_{Hex}" sont dans le "mode d'adressage étendu" et doivent toujours interpréter le bit d'information I3 selon le Tableau 5 comme Bit de sélection "Sel" supplémentaire dans les requêtes suivantes:

- Data_Exchange
- Write_Parameter
- Delete_Address
- Reset_Slave
- Read_I/O_Configuration
- Read_ID-Code
- Read_Status
- Read_Extended_ID-Code_1/2

Seuls la requête Address_Assignment, la requête Write_Extended_ID-Code_1 et le Broadcast (Reset) sont interprétés comme usuels. Les esclaves utilisant ces profils ne peuvent recevoir au maximum que 3 bits d'information de données et de paramètres de sortie (au lieu de 4 bits).

Le bit I3 du code ID1 étendu est interprété comme bit de sélection "Sel" supplémentaire lorsque ces profils d'esclave sont sélectionnés. Il peut être modifié par le maître via la requête "Write_Extended_ID-Code_1" (voir 5.6.5.4).

Les esclaves avec l'un de ces profils peuvent être connectés par paires de deux au réseau AS-i. Ainsi 62 esclaves au maximum avec ces profils peuvent fonctionner dans un réseau. Pour assurer la compatibilité avec les maîtres ne définissant pas le mode d'adressage étendu, un esclave avec le bit de sélection "Sel" supplémentaire mis à "0" fonctionne comme un esclave avec tout autre profil. Par conséquent, l'interprétation du bit de sélection "Sel" dans certaines requêtes du maître est inversée (voir le Tableau 5 pour de plus amples informations). Un esclave avec les profils S 0.A à S F.A et "Sel" mis à "1" ne répond pas aux requêtes de commande d'un maître ne définissant pas ce profil.

Par conséquent, l'utilisation du code ID "A_{Hex}" est limitée aux esclaves qui disposent de l'option de pouvoir fonctionner par paires dans un réseau. Les esclaves avec l'adresse non volatile "00_{Hex}" et le code ID "A_{Hex}" ne doivent pas être programmés comme "esclaves B".

L'utilisation de ces profils d'esclave est soumise à attribution par l'organisme de normalisation de l'Association AS-i (voir Annexe A).

NOTE Les esclaves utilisant ce profil doivent satisfaire à une spécification d'impédance différente de celle applicable aux esclaves classiques (voir 8.4.4.4).

8.4.3.4 Traitement des erreurs

8.4.3.4.1 Erreurs de transmission

L'esclave doit être capable de détecter des erreurs de transmission à l'état RECEPTION (voir 5.8).

8.4.3.4.2 Erreurs d'esclaves

Si l'esclave a une des défaillances internes suivantes, la communication entre le maître et les autres esclaves ne doit pas être affectée. L'esclave peut être déconnecté de la ligne AS-i, par exemple par un fusible. Ce procédé ne doit pas être réversible, au moins jusqu'à une remise sous tension.

- Si, à cause d'un défaut interne de l'esclave, l'esclave essaie de transmettre des données pendant plus de 1 ms, l'esclave doit être déconnecté de la ligne de bus par une capacité d'auto-coupure ("Jabber inhibit"). La reconnexion ne doit être réalisée que par une remise sous tension.

- Si l'esclave reçoit une requête du maître qui ne passe pas le circuit de détection d'erreurs à cause d'une erreur détectée dans la transaction, il ne doit pas envoyer de réponse de l'esclave.

NOTE 1 Ce comportement est obligatoire parce que l'erreur a pu apparaître dans la partie adresse de la requête du maître et l'esclave recevant n'est peut-être pas celui auquel est adressée la requête. Des réponses multiples à une seule requête du maître sont ainsi évitées.

- Si, pendant la procédure RESET (état INIT), l'esclave lit son adresse dans la mémoire non volatile et détecte une erreur de lecture, il doit charger l'adresse zéro dans son registre d'adresses et doit mettre le bit S3 du registre d'état à FORT.

NOTE 2 Pendant l'exécution de l'écriture de son adresse dans la mémoire non volatile, une disparition de la tension d'alimentation peut se produire. Dans ce cas, l'adresse mémorisée peut être invalide. Le maître peut être capable de récupérer ce défaut en répétant la requête "Address_assignment".

- Si, pendant la procédure RESET (état INIT), l'esclave lit sa configuration E/S et son code d'identification dans la mémoire non volatile et détecte une erreur de lecture, il doit charger F_{Hex} dans les deux registres appropriés et doit mettre le bit S3 du registre d'état à FORT.
- Si l'esclave détecte un défaut périphérique (par exemple surcharge de l'alimentation), il peut déconnecter l'alimentation. Pour signaler cet état, le bit S1 du registre d'état doit être mis à FORT. Cette fonction est facultative.

8.4.3.4.3 Erreurs de réseau

L'absence de communication peut être gérée par l'esclave avec la fonction chien de garde (pour de plus amples informations, voir 8.4.2.5). Les autres erreurs de réseau sont gérées par le maître (voir 8.5.2.2).

NOTE Les erreurs dans l'appareil connecté peuvent être gérées par l'appareil et signalées à l'appareil de commande, par exemple en communiquant par le réseau pendant l'échange de données suivant. Une autre solution pour communiquer une condition d'erreur de l'appareil consiste à réinitialiser l'esclave. L'esclave ne répond plus aux requêtes de données et le maître indique une "Erreur de Config".

8.4.4 Exigences techniques générales

8.4.4.1 Tensions

L'esclave et l'appareil AS-i doivent être capables de fonctionner à toutes les tensions appliquées aux accès ASI+ et ASI–, dans la plage de 26,5 V à 31,6 V en courant continu ou à toutes les tensions inférieures spécifiées par le constructeur dans la documentation du produit. L'esclave doit communiquer avec le maître entre 18,5 V et 31,6 V en courant continu.

Si la tension d'alimentation AS-i de l'esclave (mesurée entre ASI+ et ASI–) tombe sous la limite de 18,5 V en courant continu, il est possible que des requêtes du maître ne soient pas exécutées.

Aucune réinitialisation interne ne doit être émise si l'alimentation tombe au-dessous de 18,5 V en courant continu pendant moins de 1 ms, mais l'appareil connecté peut déclencher un RESET si la tension chute au-dessous d'une limite donnée.

Si les connexions ASI+ et ASI– au réseau AS-i sont inversées (par exemple à cause d'une installation incorrecte), l'esclave ne doit en aucun cas être endommagé et la communication entre le maître et les autres esclaves du réseau ne doit pas être perturbée.

8.4.4.2 Courant

La valeur maximale de la consommation totale de courant de l'esclave (dans la plage de 0 à 31,6 V en courant continu) doit être indiquée par le constructeur. Dans des conditions de fonctionnement normal, la pente maximale du courant de l'esclave peut générer un bruit sur la ligne AS-i $\leq 20 \text{ mV}_{\text{crête à crête}}$ dans la plage de fréquences de 10 kHz à 500 kHz. La commutation des actionneurs de l'état OUVERT à l'état FERMÉ et vice versa doit être considérée comme un fonctionnement normal; la connexion ou la déconnexion d'un esclave

pendant l'installation ("insertion directe") ou des courts-circuits aux accès externes de l'esclave sont considérés comme des conditions de fonctionnement anormal.

Pour la charge de démarrage, une capacité maximale de 470 μF est admise dans un esclave. En mode d'adressage étendu, la capacité maximale est limitée à 240 μF .

Des conditions de surcharge ou de court-circuit aux accès externes de l'esclave ne doivent pas perturber la communication entre le maître et les autres esclaves du réseau. Dans des conditions de surcharge ou de court-circuit à n'importe quelles bornes d'un esclave, la consommation totale de courant de la ligne AS-i ne doit pas dépasser la consommation totale de courant indiquée dans la documentation de plus de 150 mA.

8.4.4.3 Retard avant disponibilité

Une seconde après mise sous tension à 26,5 V en courant continu ($U_{\min}$ de l'alimentation AS-i moins chute de tension de 3 V), aux accès ASI+ et ASI–, un esclave doit devenir capable de communiquer avec le maître.

La valeur de 26,5 V en courant continu doit également être atteinte sous un courant égal à la consommation totale maximale de courant (comme indiqué dans la documentation de l'esclave) plus 12,5 mA (6,5 mA pour les esclaves en mode d'adressage étendu) dans un délai de 1 s.

8.4.4.4 Impédances

L'impédance d'entrée d'un esclave, mesurée entre les connexions ASI+ et ASI– dans des conditions de fonctionnement normal avec l'esclave installé sur une plaque de métal mise à la terre, doit être conforme aux limites du circuit équivalent de l'esclave données dans le Tableau 20. Pendant les essais, toutes les pièces métalliques doivent être mises à la terre. Le circuit équivalent est représenté à la Figure 52.

Pour déterminer les valeurs de R , L et C du circuit équivalent, les valeurs de $|Z|$ doivent être mesurées à plusieurs fréquences dans la plage comprise entre 50 kHz et 300 kHz. Le modèle R-L-C est ensuite ajusté aux valeurs mesurées de $|Z|$ en utilisant un algorithme qui détermine le meilleur ajustement, c'est-à-dire la valeur minimale de la somme des erreurs quadratiques relatives.

Pour de plus amples informations, voir "Exigences d'essai pour l'esclave".

L'impédance, mesurée entre ASI+ ou ASI– et la terre, alors que l'esclave est monté sur une plaque de métal mise à la terre (à l'exception des accès électriques) ne doit pas être inférieure à 1 M Ω en courant continu.




Figure 52 – Circuit équivalent d'un esclave pour des fréquences dans la plage comprise entre 50 kHz et 300 kHz

Tableau 20 – Limites pour R , L et C du circuit équivalent d'un esclave

	R (k Ω)	L (mH)	C (pF)
Valeurs valides (esclave classique)	> 8 k Ω	> 9 mH	< 100 pF
Valeurs valides (esclave classique)	> 8 k Ω	6 ... 9 mH	< 70 pF + ($L - 6$ mH) * 10 pF/mH
Valeurs valides (esclave avec profil S - X.A)	> 13,5 k Ω	> 13,5 mH	< 50pF
Valeurs valides (esclave avec profil S - X.A)	> 13,5 k Ω	12 ... 13,5 mH	< 35 pF + ($L - 12$ mH) * 10 pF/mH

$$|Z| = \frac{1}{\sqrt{\left(\frac{1}{R}\right)^2 + \left(2\pi f C - \frac{1}{2\pi f L}\right)^2}}$$

Les valeurs calculées de R , L et C doivent être conformes aux valeurs données dans le Tableau 20.

8.4.4.5 Symétrie

Pour obtenir une immunité élevée contre le bruit, il est recommandé de réduire au minimum la différence des deux impédances (entre ASI+ et la terre, et entre ASI– et la terre) dans la plage de fréquences pour laquelle le bruit est attendu.

Dans la plage de fréquences de 50 kHz à 300 kHz, le quotient $|Z_1|/|Z_2|$ de ces impédances (Z_1 , Z_2) doit répondre aux critères suivants:

– $0,90 \leq |Z_1|/|Z_2| \leq 1,10$


ou

– $|Z_1|/|Z_2| < 0,90$ ou $1,10 < |Z_1|/|Z_2|$ et compensation avec $C_3 < 30$ pF pour les esclaves en mode d'adressage normalisé

ou

– $|Z_1|/|Z_2| < 0,90$ ou $1,10 < |Z_1|/|Z_2|$ et compensation avec $C_3 < 15$ pF pour les esclaves en mode d'adressage étendu

Le point de mesure M peut être l'alimentation auxiliaire pour le capteur si l'esclave a des accès externes.

**Figure 53 – Esclave avec C_3 pour compenser $Z_1 = Z_2$**

En l'absence d'accès externe, ce point de mesure M peut être:

- l'enveloppe métallique de l'esclave avec CI-AS-i intégré, ou
- la pièce métallique sur laquelle l'esclave avec CI-AS-i intégré est installé (voir 9.5.5)

Si l'esclave peut être connecté à des composants externes (par exemple un détecteur de proximité inductif classique connecté à un module) et si ceux-ci peuvent affecter l'impédance

à la terre, des limites doivent être indiquées dans la documentation de l'esclave. Si aucune limite n'est indiquée, la connexion d'une impédance de 100 nF en parallèle à 10 MΩ à n'importe quel accès externe du module esclave (sauf ASI+, ASI-) et à la terre doit être admise. Cela ne doit pas affecter l'impédance mesurée par rapport à la terre, comme indiqué ci-dessus, au point de ne plus respecter les limites données.

8.4.4.6 Protection électrique et mécanique

La classe de protection conformément à la CEI 61140 de l'esclave doit lui permettre de se connecter aux systèmes à très basse tension de protection (TBTP).

La valeur nominale IP de l'esclave conformément à la CEI 60529 doit être spécifiée par le constructeur.

8.4.4.7 Indication d'état

Les indications d'état d'un esclave sont facultatives. Lorsqu'elles existent (par exemple une DEL), elles doivent être utilisées comme suit:

- un voyant jaune doit indiquer un "état de commutation"; ce voyant doit être actif lorsque le bit Data_Exchange ou le bit de paramètres correspondant est mis à Faible (si l'accès est un accès de sortie). Si l'accès est un accès d'entrée, le voyant doit être actif lorsque le bit Data_Exchange correspondant est mis à FORT;
- un voyant vert doit indiquer une "mise sous tension". Il doit être marqué "POWER" (ALIMENTATION) ou "PWR" (ALIM) s'il indique la tension sur la ligne AS-i. Il doit être marqué "AUX" s'il indique la tension auxiliaire;
- un voyant rouge doit indiquer un "défaut"; ce voyant doit être actif lorsque l'esclave détecte un défaut périphérique ou une condition "défaut d'échange de données". Il doit être marqué "FAULT" (Défaut);
- le voyant FAULT (DEFAULT) doit être à l'état fixe pour afficher une condition "Défaut d'échange de données" et doit clignoter à un rythme d'environ 1 Hz à 3 Hz pour afficher un "défaut périphérique";

NOTE 1 Une condition "Défaut d'échange de données" peut se produire si le maître est en mode ARRET, l'esclave a une adresse zéro, l'esclave a une adresse qui n'est pas dans la LPS, l'esclave a une configuration E/S/ID erronée ou l'esclave a détecté un défaut matériel interne. La condition "Défaut d'échange de données" entraîne une indication "Erreur de Config" dans le maître.

NOTE 2 Une condition de "défaut périphérique" peut se produire si une surcharge, un court-circuit ou une boucle ouverte au niveau d'une sortie, un défaut de mise à la terre, des données non interprétables (par exemple dans le cas d'un transfert de données analogiques) ou tout autre défaut périphérique est détecté par l'esclave. L'indication "défaut périphérique" correspond au bit S1 supplémentaire dans le Registre d'état (voir 8.4.2.4) et entraîne une indication "Défaut périphérique" dans le maître.

- si plusieurs défauts apparaissent en même temps, seul le défaut de la plus haute priorité est affiché. La plus haute priorité a "défaut périphérique";
- si l'espace sur l'esclave est limité, une autre indication avec une DEL à deux couleurs marquée "POWER/FAULT" (ALIMENTATION/DEFAULT) ou "PWR/FAULT" (ALIM/DEFAULT) et les signaux suivants est admise:
 - mise sous tension: verte, état fixe
 - pas d'échange de données: rouge, état fixe
 - défaut périphérique: rouge/verte, état clignotant

Symptôme	Marques sur le maître		Indication sur l'esclave: (classique)		Indication sur l'esclave: (améliorée)		Cause possible:
	Erreur configuration	Défaut périphérique	normal	Del double	normal	Del double	
Fonctionnement normal	Réinitialisation	Réinitialisation					Tout ok
Pas d'échange de données	Mise	Réinitialisation					Maître en mode ARRET Esclave pas dans la LPS Esclave avec ES/ID erronés Réinitialisation sur esclave actif
Pas d'échange de données (adresse=0)	Mise	Réinitialisation					Adresse de l'esclave=0
Défaut périphérique	Réinitialisation	Mise					A définir par le constructeur
Défaut périphérique grave avec réinitialisation	Mise	Non défini					A définir par le constructeur

Figure 54 – Indication d'état sur les esclaves

- pour une indication d'état améliorée, il est admis, en option, d'utiliser le voyant "mise sous tension" en mode clignotant pour afficher des informations complémentaires sur la nature du défaut. Dans ce cas, la DEL doit être marquée "AS-i". Des détails doivent être donnés dans la documentation du constructeur.

Dans le cas d'une indication d'état améliorée, les signaux suivants sont définis:

- mise sous tension: vert, état fixe
- pas d'échange de données: vert et rouge, état fixe
- adresse = 0: rouge, état fixe; vert, clignotant
- défaut périphérique: rouge/vert, clignotant intermittent
- défaut périphérique grave avec réinitialisation: rouge, clignotant; vert état fixe

Si une DEL à deux couleurs est utilisée, le marquage est "AS-i/FAULT" et les signaux suivants sont définis:

- mise sous tension: vert, état fixe
- pas d'échange de données: rouge, état fixe
- adresse = 0: rouge/jaune, clignotant intermittent (voir Note)
- défaut périphérique: rouge/vert, clignotant intermittent
- défaut périphérique grave avec réinitialisation: rouge, clignotant

NOTE 3 Une DEL à deux couleurs (rouge/vert) s'allume dans un ton de jaune si les deux DEL sont activées simultanément. Ceci correspond au cas de figure.

- d'autres fonctions doivent être indiquées avec d'autres voyants qui peuvent avoir n'importe quelle couleur même en mode clignotant. Ces voyants doivent être marqués de manière à éviter toute confusion avec les voyants définis ci-dessus.

8.4.4.8 Exigences du récepteur et du transmetteur

L'esclave doit pouvoir recevoir et décoder un message tel que décrit en 5.2.

L'esclave doit pouvoir transmettre ses informations par un signal de courant, superposé à la tension continue du réseau AS-i comme spécifié en 5.2.

8.4.4.9 Esclaves avec alimentation auxiliaire

Des esclaves AS-i peuvent être alimentés par une alimentation auxiliaire. Dans ce cas, les conditions suivantes doivent être respectées:

La ligne AS-i doit être protégée contre toute tension non TBTP extérieure conformément à la CEI 60364-4-41. Ceci peut être réalisé par l'une des actions suivantes:

La tension auxiliaire elle-même est une TBTP.

L'isolement dans l'esclave équivaut à la protection assurée par la TBTP. Dans ce cas, la tension auxiliaire peut être une tension non TBTP.

Les valeurs assignées et les exigences de sécurité de l'alimentation auxiliaire doivent être indiquées par le constructeur.

Si un câble AS-i classique selon 8.1.1 est utilisé pour l'interconnexion de l'alimentation auxiliaire dans l'esclave, sa gaine extérieure doit avoir n'importe quelle couleur sauf jaune. Les points de raccordement de la ligne AS-i et de l'alimentation auxiliaire doivent être clairement marqués sur l'appareil. Une indication de couleur suffit. Si le marquage est composé de lettres, l'identification doit être faite par "POWER" (ALIMENTATION) ou "PWR" (ALIM) (pour la ligne AS-i) et par "AUX" (pour l'alimentation auxiliaire).

NOTE Les raisons d'une alimentation auxiliaire peuvent comprendre:

- a) la consommation de courant si l'esclave ne peut satisfaire à la spécification de 8.4.4.2,
- b) dépassement des limites de l'alimentation AS-i,
- c) pente maximale du courant dépassant les limites spécifiées, ou
- d) arrêt d'urgence.

8.5 Maître AS-i

8.5.1 Vue d'ensemble

Le maître AS-i fournit tous les moyens pour échanger des données entre un appareil de commande (automate) et les esclaves dans un système AS-i (voir Figure 1).

Dans la présente norme, un maître doit effectuer une scrutation de tous les esclaves de façon cyclique. Le nombre maximal d'esclaves (MAX_SL) est défini dans les profils de maître correspondants. Le maître fonctionne de façon transparente et n'interprète pas du tout les données des esclaves si l'interprétation n'est pas requise par les types de transaction combinée. En plus de l'échange cyclique des données avec les esclaves connectés, il organise et surveille le réseau et fournit à l'appareil de commande (automate) des données de diagnostic.

Le paragraphe 8.5.2 définit les exigences physiques spécifiques au maître et le paragraphe 8.5.3 les exigences logiques pour le contrôle de tous les télégrammes à échanger.

L'interface entre le maître AS-i et l'appareil de commande (c'est-à-dire l'automate) (interface d'appareil de commande) dépend des caractéristiques physiques et logiques des différents appareils de commande.

Le maître a une structure à couches composée de deux parties fonctionnelles comme représenté à la Figure 55.




Figure 55 – Structure du maître AS-i

Interface de l'appareil de commande (automate)

fonctionnant comme l'interface logique entre le maître et l'appareil de commande (automate). L'appareil de commande (automate) utilise les fonctions fournies par l'interface de l'appareil de commande (automate) pour communiquer avec le système AS-i. Il doit être responsable de l'initialisation du maître et du système AS-i, de l'échange de données cyclique, des commandes acycliques et des fonctions de commande de l'exécution.

Commande de la transmission

responsable de la transmission physique de la requête du maître et de la retransmission automatique des requêtes en cas de défaillance. Le maître AS-i doit respectivement émettre et recevoir (c'est-à-dire requête et réponse) comme défini en 5.6.3.

NOTE L'appareil de commande (automate) et l'interface de l'appareil de commande ne font pas partie du domaine d'application de la présente norme.

8.5.2 Exigences spécifiques au maître pour la transmission

La définition suivante contient les exigences spécifiques au maître pour le système de transmission qui ne font pas partie de la définition du système de transmission lui-même.

NOTE Le système de transmission AS-i est défini dans l'Article 5.

8.5.2.1 Interface ligne

Un maître doit respecter les spécifications de la transmission données en 5.2 tant qu'il n'y a aucune définition spécifique au maître décrite dans les paragraphes suivants.

La ligne AS-i doit être protégée contre toutes les autres alimentations non TBTP conformément à la CEI 61140. L'isolement doit être réalisé spécifiquement par rapport à l'alimentation de l'appareil de commande mais également par rapport à toutes les autres alimentations connectées indirectement à l'appareil de commande.

8.5.2.2 Exigences générales

Les valeurs définies suivantes doivent être appliquées au maître:

- dans des conditions de fonctionnement normal, la pente maximale du courant du maître ne doit pas générer un bruit sur la ligne AS-i $> 50 \text{ mV}_{\text{crête à crête}}$ dans la plage de fréquences de 10 kHz à 500 kHz;
- le constructeur doit spécifier dans sa documentation les précautions à prendre pour assurer la condition TBTP du système AS-i;
- après mise sous tension, la tension de fonctionnement aux bornes du maître (ASI+ et ASI-) doit atteindre 26,5 V en courant continu (c'est-à-dire U_{min} de l'alimentation AS-i) en

moins de 1 s. Cette valeur doit être atteinte pour tout courant inférieur au total des consommations maximales (indiquées dans la documentation) plus 12,5 mA;

- si les bornes du maître (ASI+ et ASI–) sont connectées de manière inverse au réseau AS-i (par exemple du fait d'une installation incorrecte), le maître ne doit en aucun cas être endommagé;

NOTE 1 Ces exigences ont pour objet d'assurer un comportement défini à la mise sous tension, la fonction définie d'un réseau AS-i même dans certaines conditions de défaut et la symétrie de la ligne AS-i afin d'optimiser l'immunité aux interférences.




Figure 56 – Impédances du maître

- les valeurs pour C, R et L selon le circuit équivalent (Figure 57) doivent être calculées comme décrit pour les esclaves en 8.4.4.4;

Tableau 21 – Limites pour R, L et C du circuit équivalent du maître

R	L	C
>5 kΩ	>3 mH	<400 pF




Figure 57 – Circuit équivalent d'un maître pour les fréquences dans la plage comprise entre 50 kHz et 300 kHz

- l'impédance par rapport à la terre, mesurée entre ASI+ (Z_1) ou ASI– (Z_2) et la terre ou l'alimentation de l'appareil de commande (automate), alors que le maître (et l'appareil de commande) est monté sur une plaque de métal mise à la terre, ne doit pas être inférieure à 250 kΩ en courant continu. Pendant les essais, toutes les parties métalliques du maître et de l'appareil de commande (automate) doivent être mises à la terre;
- pour une immunité élevée contre le bruit, il est recommandé de réduire au minimum la différence entre les deux impédances (entre ASI+ et la terre, et entre ASI– et la terre) dans la plage de fréquences dans laquelle le bruit est attendu. Dans la plage de fréquences de 50 kHz à 300 kHz, la différence $|\Delta Z|$ de ces impédances (Z_1 , Z_2) (Figure 56) doit satisfaire aux mêmes exigences de symétrie définies pour les esclaves (voir 8.4.4.5);

NOTE 2 Afin d'améliorer l'immunité du système contre le bruit, il convient que l'impédance différentielle soit la plus basse possible.

- le signal de mise sous tension AS-i (APO) doit être effectif tant que la tension continue de la ligne AS-i ne se trouve pas en dessous du seuil de $22,5 \text{ V} \pm 1 \text{ V}$. Il doit être supprimé si

la tension se trouve en dessous de ce seuil pendant plus de 2,0 ms. Il ne doit pas être supprimé si la tension se trouve en dessous de ce seuil pendant moins de 0,7 ms.

8.5.2.3 Exigences du récepteur et du transmetteur

Le transmetteur du maître doit respecter la spécification du transmetteur donnée en 5.2.3 dans une plage de tensions continue entre 16,5 V et 31,6 V sur la ligne AS-i.

NOTE Cette plage de tensions assure qu'un esclave peut recevoir une requête Reset_slave dans les cas où la tension sur la ligne AS-i est faible.

Le maître doit être capable de recevoir et de décoder une réponse de l'esclave comme décrit en 5.2.4.

8.5.2.4 Commande de transmission

La commande de transmission fournit un moyen au maître pour émettre une requête à un seul esclave et pour recevoir une réponse de l'esclave. A un moment donné, la commande de transmission exécute une et une seule requête. A la fin d'une transaction, le transfert suivant peut être exécuté par la commande de transmission. En cas de défaillance, la commande de transmission ne doit pas exécuter plus d'une retransmission.




Figure 58 – Diagramme d'état de commande de transmission

8.5.2.5 Détection d'erreurs

La commande de transmission du maître doit être capable de détecter les erreurs suivantes:

a) Absence de réponse de l'esclave

Il n'y a pas de réponse de l'esclave si, par exemple, l'esclave correspondant

- n'est pas connecté à la ligne AS-i;
- n'a pas une adresse valide;
- a détecté une défaillance dans la requête du maître reçue;
- a un défaut du récepteur;

- ne peut plus répondre du fait d'un défaut ou d'une réinitialisation;
- n'a pas reçu un paramètre avant une requête d'échange de données à la mise sous tension ou réinitialisation.

Le maître doit déterminer si cette situation a dépassé le temps de réponse admis (temporisation de la réponse de l'esclave).

b) Défaillance dans les réponses de l'esclave

Une réponse de l'esclave perturbée se produit lorsque, par exemple

- plusieurs esclaves transmettent simultanément;
- occurrence de perturbations par le couplage d'alimentation dues à un environnement sévère.

A la réception d'une réponse de l'esclave, la commande de transmission doit pouvoir évaluer toutes les erreurs de transmission décrites en 5.8.

NOTE La mise en application des fonctions appropriées permet au maître de reconnaître et d'indiquer la condition de défaillance "défaillance de la réponse de l'esclave", par exemple à l'appareil de commande comme un message séparé. Ces fonctions ne relèvent pas du domaine d'application de la présente norme.

8.6 Compatibilité électromagnétique (CEM)

8.6.1 Généralités

Les caractéristiques de fonctionnement du système AS-i doivent être maintenues aux niveaux correspondants de compatibilité électromagnétique (CEM).

Tous les essais d'immunité et d'émission sont des essais de type et doivent être réalisés dans des conditions représentatives du fonctionnement et de l'environnement, en pratiquant le câblage recommandé et en installant tous les matériels nécessaires à la communication et au transfert des données sur la ligne AS-i.

Cette exigence peut être respectée en utilisant un maître, un esclave et une alimentation.

Une longueur de 100 m de câble doit être utilisée pour la ligne AS-i, sauf indication contraire dans les instructions d'essai.

L'appareil AS-i à soumettre à essai doit avoir toutes les caractéristiques de conception essentielles du type qu'il représente et doit être à l'état propre et neuf.

Il n'est pas permis de procéder à des opérations de maintenance ou de remplacement des pièces pendant ou après un cycle d'essais.

8.6.2 Immunité

Le paragraphe 8.2.1 de la CEI 62026-1 s'applique avec les modifications suivantes.

Les résultats d'essai sont spécifiés en utilisant les critères de performance suivants:

- A. Performance normale dans les limites de la spécification et au maximum un message perturbé par cycle de transmission.
- B. Pendant les essais, une perte temporaire de la transmission de données peut se produire mais l'appareil d'interface AS doit continuer à fonctionner comme prévu. Aucun changement de l'état opérationnel réel ou des données mémorisées n'est admis.

8.6.2.1 Immunité aux décharges électrostatiques (DES)

Le critère de performance B doit être utilisé.

8.6.2.2 Immunité aux champs électromagnétiques rayonnés aux fréquences radioélectriques

Le critère de performance A doit être utilisé.

8.6.2.3 Immunité aux perturbations conduites aux fréquences radioélectriques

Cet essai ne s'applique pas, car le signal est transmis dans les conducteurs d'alimentation.

NOTE L'environnement de service de ces appareils utilisant l'alimentation AS-i avec un réseau de découplage est considéré comme bien protégé contre les perturbations conduites aux fréquences radioélectriques.

8.6.2.4 Immunité aux transitoires électriques rapides

La tension d'essai minimale doit être de 1 kV avec le critère de performance A et de 2 kV avec le critère de performance B. Les deux tensions d'essai doivent être appliquées à un taux de répétition de 5 kHz avec la pince de couplage capacitive.

8.6.2.5 Immunité aux ondes de choc

Les appareils AS-i ne doivent pas être soumis aux essais de chocs de tension.

L'environnement de service de ces appareils est considéré comme bien protégé contre les chocs de tension provoqués par les coups de foudre.

8.6.2.6 Immunité aux creux de tension

Aucune réinitialisation interne ne doit être réalisée si la tension chute au-dessous de 18,5 V en courant continu pendant moins de 1 ms, mais l'appareil connecté peut provoquer une réinitialisation si la tension chute au-dessous d'une limite donnée. Cette valeur est valide uniquement pour les esclaves. La valeur du maître est définie en 8.5.2.2.

8.6.3 Emission

Le paragraphe 8.2.2 de la CEI 62026-1 s'applique avec les additions suivantes.

La mesure doit être effectuée dans le mode opératoire comportant les conditions de mise à la terre générant les émissions les plus élevées dans la bande de fréquences examinée qui est compatible avec des applications normales.

Chaque mesure doit être réalisée dans des conditions définies et reproductibles.

9 Essais

9.1 Types d'essais

9.1.1 Généralités

L'Article 9 de la CEI 62026-1 et 8.1 de la CEI 60947-1 s'appliquent avec les modifications suivantes.

Le présent paragraphe détermine les exigences d'essai pour des spécifications logiques, électriques et mécaniques. Ces exigences d'essai spécifient les exigences qui ne sont pas implicitement définies dans les paragraphes précédents, par exemple la distance entre le maître AS-i et l'esclave AS-i pendant un essai particulier.

Les essais sont divisés en trois parties:

- essais logiques (par exemple le comportement de l'esclave après réception d'un message);
- essais électriques (par exemple l'essai des signaux et des contraintes de temps);
- essais mécaniques (par exemple les dimensions du câble AS-i classique).

Si des spécifications AS-i sont mises en application comme partie intégrante d'un produit, par exemple un actionneur spécifique, l'essai logique dépend largement du comportement du produit. Pour vérifier la conformité à la présente norme de la partie AS-i, l'environnement particulier dans lequel l'AS-i a été intégrée doit être pris en compte.

La conformité à la présente norme ne signifie pas forcément la conformité à une norme spécifique du produit complet dans lequel l'AS-i est intégrée. Un essai pour des applications particulières des fonctions AS-i est hors du domaine d'application de la présente norme.

Si un constructeur déclare la conformité d'un esclave AS-i à la présente norme, il doit être signalé que cette conformité comprend seulement celle des parties spécifiques à l'AS-i. La conformité d'un capteur, par exemple, est indépendante des essais de conformité de l'AS-i.




Figure 59 – Interfaces AS-i

Le système d'essai doit seulement vérifier si la réponse transmise par l'esclave est correcte. L'interface 1 étant conceptuelle par nature, sa représentation concrète dépend principalement de l'environnement dans lequel elle est utilisée. Les essais logiques doivent être limités à l'essai de l'esclave AS-i considéré comme une boîte noire.

Toutes les mesures des essais électriques et mécaniques doivent avoir une précision de $\pm 1\%$, sauf indication contraire.

9.1.2 Essais de type

Les essais de type sont destinés à vérifier la conformité à la présente norme.

Ce sont:

- essai du système de transmission (9.2);
- essai de l'alimentation AS-i (9.3);
- essai d'un répéteur AS-i et autres composants (9.4);
- essai d'un esclave AS-i (9.5);

- essai d'un maître AS-i (9.6).

9.2 Essai du moyen de transmission

Les essais du moyen de transmission comprennent l'essai du câble AS-i classique, du câble AS-i sous enceinte ou de tout autre câble destiné à être utilisé dans un réseau AS-i.

Les dimensions et autres caractéristiques mécaniques du câble AS-i classique ou du câble AS-i sous enceinte doivent être vérifiées conformément aux Figures 46 et 47 et aux autres fiches techniques données en 8.1.

Les propriétés électriques doivent être vérifiées conformément aux données indiquées en 5.4.1.

9.3 Essai de l'alimentation AS-i

9.3.1 Impédance

9.3.1.1 Généralités

L'instruction d'essai permet de vérifier l'impédance d'une alimentation AS-i "en état de fonctionnement" dans des conditions de laboratoire sur la base d'une méthode de compensation (circuit de shunt). L'impédance absolue n'est pas mesurée, mais la précision ou la déviation par rapport aux valeurs requises est déterminée.

9.3.1.2 Circuits d'essai

La Figure 60 représente le montage de mesure nécessaire.




Figure 60 – Circuit d'essai de mesure de l'impédance

La Figure 61 représente le circuit du puits de courant constant utilisé, la Figure 62 représente un schéma du voyant. L'affichage (Figure 63), pour la détermination du minimum, peut être réalisé, par exemple par une commande de chaîne à DEL à 10 chiffres via le circuit LM 3914 N (résolution: 250 mV/DEL). Aux fréquences de mesure de 50 kHz et de 300 kHz, l'inductance de référence doit avoir une valeur de $100 \mu\text{H} \pm 0,5 \%$, et doit éventuellement être réalisée par deux inductances ou par alignement. La conception recommandée est une bobine à noyau d'air.

9.3.1.3 Equipement de mesure et d'essai pour alimentation ASI

Ceci doit comprendre:

- générateur d'ondes sinusoïdales;
- ampèremètre;
- oscilloscope avec sonde de courant;

- #### 9.3.1.4 Procédure d'essai

1. Réaliser le montage de mesure selon la Figure 60, en tenant compte des charges résistives supplémentaires ($0,1\text{ A}$ à U_{ASI} et I_{E}) de la tension de sortie non soumise à essai, pour les alimentations AS-i non classiques.
2. À l'aide du puits de courant constant, régler les courants de sortie de $0,1\text{ A}$ ou I_{E} , respectivement, et une amplitude de modulation du puits de courant de $75\text{ mA}_{\text{crête}}$ à $\text{crête} \pm 10\%$ (vérification avec un oscilloscope) à 50 kHz .
3. Aligner le circuit de shunt sur le potentiomètre (plage: -10% à $+10\%$), en vérifiant en même temps l'affichage minimum sur le voyant.
4. Répéter les actions 2 à 3. à 300 kHz .




Figure 61 – Puits de courant constant (circuit d'essai: NT_MODSENKE)




Figure 62 – Voyant (circuit d'essai NT_IMPSYM)




Figure 63 – Affichage (partie du circuit d'essai NT_IMPSYM)

9.3.1.5 Evaluation des résultats

A l'aide du circuit de shunt, voir Figure 60, vérifier sur le potentiomètre P1 (plage de désintonisation $\pm 10\%$, correspondant à la limite de tolérance requise pour l'impédance) aux deux courants de sortie (0,1 A et I_E) et aux fréquences de mesure (50 kHz et 300 kHz, amplitude de modulation 75 mV_{pp}), l'aptitude au réglage au minimum du voyant, en tenant compte des charges supplémentaires pour les alimentations AS-i non classiques.

9.3.2 Symétrie

9.3.2.1 Généralités

L'instruction d'essai permet de vérifier la symétrie d'une alimentation AS-i "en état de fonctionnement" dans des conditions de laboratoire sur la base d'une méthode de compensation (circuit de shunt). Il s'agit de vérifier si la limite de tolérance requise est respectée ou dépassée.

9.3.2.2 Circuit d'essai

La Figure 64 représente le montage de mesure nécessaire.




Figure 64 – Montage d'essai de mesure de la symétrie

Les circuits du puits de courant constant utilisé et le voyant correspondent à ceux indiqués dans l'instruction d'essai: impédance pour alimentations AS-i.

9.3.2.3 Equipement de mesure et d'essai

Ceci doit comprendre:

- générateur d'ondes sinusoïdales;
- ampèremètre;
- oscilloscope avec sonde de courant;
- puits de courant constant (circuit d'essai: NT_MODSENKE, Figure 61);
- voyant (détecteur de crête sans potentiel, circuit d'essai: NT_IMPSYM, Figures 62 et 63).

9.3.2.4 Procédure d'essai

Les actions suivantes doivent être réalisées:

1. Réaliser le montage de mesure selon la Figure 64, en tenant compte des charges résistives supplémentaires ($0,1\text{ A}$ à U_{ASI} et I_{E}) de la tension de sortie non soumise à essai, pour les alimentations AS-i non classiques.
2. À l'aide du puits de courant constant, régler les courants de sortie de $0,1\text{ A}$ ou I_{E} , respectivement, et une amplitude de modulation du puits de courant de $300\text{ mA}_{\text{crête}}$ à crête $\pm 10\%$ (vérification avec un oscilloscope) à 50 kHz .
3. Aligner le circuit de shunt sur le potentiomètre (plage: -2% à $+2\%$), en vérifiant en même temps l'affichage minimum sur le voyant.
4. Répéter les actions 2 et 3 aux différentes fréquences jusqu'à 300 kHz .

9.3.2.5 Evaluation des résultats

A l'aide du circuit de shunt, voir la Figure 64, vérifier sur le potentiomètre P1 (plage de réglage $\pm 2\%$, correspondant à la limite de tolérance requise (ou la symétrie) aux deux courants de sortie ($0,1\text{ A}$ et I_{E}) et à toutes les fréquences de mesure (50 kHz à 300 kHz , amplitude de modulation $300\text{ mA}_{\text{pp}}$), l'aptitude au réglage au minimum du voyant.

9.3.3 Bruit

9.3.3.1 Généralités

L'instruction d'essai permet de vérifier l'émission de bruit d'une alimentation AS-i à l'état permanent dans la plage de charge nominale spécifiée de $0,1\text{ A} \dots I_{\text{E}}$ dans des conditions de laboratoire. Il s'agit de vérifier si la limite de tolérance requise est respectée.

9.3.3.2 Circuit d'essai

La Figure 65 représente le montage de mesure nécessaire. Pour les alimentations double ou combinée, charger l'alimentation non soumise à essai au moyen d'une charge résistive tout d'abord avec $0,1\text{ A}$, puis avec $I_{\text{E}} / I_{\text{max}}$. À l'aide du puits de courant constant, voir 9.3.3.1 (instruction d'essai: impédance), faire varier le courant de sortie au niveau de l'alimentation à soumettre à essai entre $0,1\text{ A}$ et I_{E} , déterminé avec un oscilloscope en mode de fonctionnement. Activer la détection de crête, avec une fréquence limite $> 10\text{ MHz}$, la tension de bruit entre les connexions ASI+ et ASI- au niveau de l'alimentation dans la plage de fréquences de 0 Hz (c.c.) à 500 kHz . Faire fonctionner l'oscilloscope au moyen d'un transformateur d'isolement pour prévenir tout circuit de terre, ou d'une batterie. Pour la mesure, diviser la plage de fréquences en deux plages partielles (0 Hz à 10 kHz et 10 kHz à 500 kHz) en interposant des filtres. Les Figures 66 et 67 représentent les circuits des filtres utilisés. La précision des mesures doit être de 5% .




Figure 65 – Circuit d'essai d'émission de bruit




Figure 66 – Filtre A (filtre passe-bas 0 Hz à 10 kHz)




Figure 67 – Filtre B (filtre passe-bande 10 kHz à 500 kHz)

9.3.3.3 Equipement de mesure et d'essai

Ceci doit comprendre:

- ampèremètre;
- oscilloscope;
- transformateur d'isolement ou accumulateur pour oscilloscope;
- puits de courant constant (circuit d'essai: NT_MODSENKE, Figure 61);
- filtres A et B;
- charge résistive.

9.3.3.4 Procédure d'essai

Les actions suivantes doivent être réalisées:

1. Réaliser le montage de mesure selon la Figure 60.
2. Pour les alimentations double ou combinée, régler sur l'alimentation non soumise à essai, avec une charge résistive, tout d'abord avec 0,1 A, puis avec I_E / I_{max} .
3. À l'aide du puits de courant constant, faire varier le courant de sortie sur l'alimentation soumise à essai entre 0,1 A et I_E comme une "fonction de rampe" sans modulation.

4. Parallèlement, vérifier l'émission de bruit entre ASI+ et ASI- l'une après l'autre dans les deux plages de fréquences, en utilisant le filtre A (0 Hz à 10 kHz) et le filtre B (10 kHz à 500 kHz), sur toute la plage de courant de sortie.

9.3.3.5 Evaluation des résultats

L'émission de bruit entre ASI+ et ASI-, sur toute la plage de courant de sortie, dans la plage de fréquences de 0 Hz à 10 kHz, ne doit pas dépasser le niveau de $300 \text{ mV}_{\text{crête à crête}}$, et dans la plage de fréquences de 10 kHz à 500 kHz, ne doit pas dépasser le niveau de $50 \text{ mV}_{\text{crête à crête}}$.

9.3.4 Comportement à la mise sous tension

9.3.4.1 Généralités

L'instruction d'essai permet de vérifier le comportement à la mise sous tension (temps d'état de préparation pour le service) d'une alimentation AS-i sous charge maximale de I_E dans des conditions de laboratoire. Il s'agit de vérifier si les limites de tolérance requises sont respectées.

9.3.4.2 Circuit d'essai

La Figure 68 représente le montage de mesure nécessaire. Déterminer au moyen d'un oscilloscope la montée de la tension AS-i après activation de l'alimentation sous charge (15 mF et I_E (conformément à la documentation) du puits de courant) selon la Figure 68. Pour les alimentations doubles, chaque sortie AS-i doit être câblée à 15 mF et le puits de courant. Charger la sortie de l'alimentation AS-i non en essai, dans chaque cas, via le puits de courant avec $0,1 \text{ A}$ ou I_E . Pour les alimentations combinées, charger la sortie de l'alimentation auxiliaire avec une charge résistive ($0,1 \text{ A}$ ou charge maximale (I_{max}) conformément à la documentation). La précision des mesures doit être de 5 %.




Figure 68 – Circuit d'essai de comportement au démarrage

9.3.4.3 Equipement de mesure et d'essai

Ceci doit comprendre:

- ampèremètre;
- oscilloscope;
- puits de courant constant (NT_MODSENKE);
- condensateur électrolytique 15 mF ;
- résistance de charge R_L .

9.3.4.4 Procédure d'essai

Les actions suivantes doivent être réalisées:

1. Réaliser le montage de mesure selon la Figure 60.
2. Régler le puits de courant de l'alimentation AS-i activée en essai à l'état stabilisé au courant de sortie I_E de l'échantillon d'essai.
3. Câbler la connexion d'alimentation non en essai de l'alimentation double ou combinée avec 0,1 A, et lors d'un deuxième essai, avec la charge maximale (puits de courant ou R_L).
4. Désactiver l'alimentation.
5. Activer l'alimentation et enregistrer la forme d'onde de la tension AS-i.

9.3.4.5 Evaluation des résultats

La tension AS-i doit augmenter en 2 s de 5 V à 26,5 V (tension minimale du maître de 23,5 V plus chute maximale de tension de ligne de 3 V). Par ailleurs, la différence de temps entre 21,5 V et 29,5 V ne doit pas dépasser 1 s. L'augmentation de la tension doit être constante.

9.4 Essai d'un répéteur AS-i et autres composants

9.4.1 Impédance

9.4.1.1 Généralités

Cet essai détermine l'impédance de l'échantillon d'essai en "état de fonctionnement".

9.4.1.2 Circuit d'essai

La Figure 69a représente le circuit d'essai pour la mesure de l'impédance avec un analyseur d'impédance, et la Figure 69b représente le circuit d'essai classique avec l'oscilloscope.




Figure 69a – Analyseur d'impédance




Figure 69b – Oscilloscope, sonde de courant et générateur d'ondes sinusoïdales

Figure 69 – Montage de mesure de l'impédance

Le fonctionnement de l'échantillon d'essai en position "Mesure" est volontairement dissymétrique, c'est-à-dire que les parties métalliques de l'échantillon d'essai ne doivent pas être mises à la terre. L'interrupteur S1 (Figure 69b) permet de choisir la terre pour le courant alternatif (position de l'interrupteur sur le dessin: ASI- = terre (mise à la terre)). Mesurer le courant alternatif d'entrée avec la sonde de courant. La longueur de la ligne AS-i entre l'échantillon d'essai et le circuit de mesure doit être de 20 cm au maximum.

La valeur de l'impédance d'entrée est calculée comme suit: $|Z| = |U_{\sim}| / |I_{\sim}|$

9.4.1.3 Equipement de mesure et d'essai

Ceci doit comprendre:

- avec un analyseur d'impédance:
 - alimentation,
 - analyseur d'impédance avec unité en courant continu;
- avec un oscilloscope (alternatif):
 - alimentation,
 - générateur d'ondes sinusoïdales,
 - sonde de courant,
 - oscilloscope,

- circuit d'essai selon la Figure 69b;
- c) pour résistance en courant continu:
 - résistivohmmètre à courant continu (pont Wheatestone).

9.4.1.4 Procédure d'essai

Les actions suivantes doivent être réalisées:

impédance:

a) avec un analyseur d'impédance:

- connecter l'échantillon d'essai à l'analyseur d'impédance via l'unité en courant continu,
- mesurer l'impédance d'entrée aux fréquences de 50 kHz, 100 kHz, 125 kHz, 150 kHz, 175 kHz, 200 kHz, 250 kHz et 300 kHz. Si à l'une des fréquences d'essai, l'échantillon d'essai a une fréquence de résonance, la fréquence d'essai doit varier de ± 10 kHz;

b) avec un oscilloscope:

- superposer la tension continue ASI à un signal de tension alternative $U_{\sim}$ avec $R_i \leq 1 \Omega$. Mesurer cette tension alternative et le courant alternatif qui en résulte circulant dans l'échantillon d'essai,
- interrupteur S1: position "ASI- = à la terre", voir Figure 69b,
- mesure de la tension alternative $U_{\sim}$ à $U_{\sim} = 6 V_{\text{crête à crête}}$ aux fréquences de 50 kHz, 100 kHz, 125 kHz, 150 kHz, 175 kHz, 200 kHz, 250 kHz et 300 kHz. Si à l'une des fréquences d'essai, l'échantillon d'essai a une fréquence de résonance, la fréquence d'essai doit varier de ± 10 kHz;

résistance en courant continu:

- mesurer la résistance en courant continu entre ASI+, ASI- et toutes les parties métalliques de l'échantillon d'essai, sauf les connexions externes. Conditions de mesure: $R \geq 1 M\Omega$.

9.4.1.5 Evaluation

9.4.1.5.1 Impédance d'entrée

Reproduire l'impédance d'entrée $|Z|$ au moyen d'un circuit équivalent d'un circuit parallèle de R , L , et C . $|Z|$ est calculé comme suit:

$$|Z| = \frac{1}{\sqrt{\frac{1}{R^2} + \left(\omega C - \frac{1}{\omega L}\right)^2}}$$

Le Tableau 20 (8.4.4.4) indique les valeurs limites de la forme d'onde de l'impédance pour un équivalent d'esclave.

Les valeurs limites des équivalents d'esclave selon la documentation sont calculées à partir du circuit en série (< 1 équivalent d'esclave) ou circuit parallèle (> 1 équivalent d'esclave) des équivalents de circuit.

La forme d'onde de l'impédance (équivalents d'esclave mesurés) doit être supérieure aux "équivalents d'esclave" indiqués dans la documentation du constructeur, c'est-à-dire équivalents d'esclave mesurés $<$ équivalents d'esclave selon la documentation.

9.4.1.5.2 Résistance en courant continu

La résistance en courant continu entre ASI+, ASI- et toutes les parties métalliques de l'échantillon d'essai, sauf les connexions externes, doit être $\geq 250 k\Omega$.

9.4.2 Symétrie

9.4.2.1 Généralités

Cet essai détermine la symétrie d'un composant AS-i sans transmission isolée en fonctionnement.

9.4.2.2 Circuit d'essai

La Figure 70 représente le circuit d'essai pour la mesure de la symétrie.




Figure 70 – Circuit d'essai de mesure de la symétrie

Les impédances partielles Z_1 et Z_2 , respectivement, forment au point de mesure M (raccordement à la terre) un diviseur de tension.

A l'état non chargé, des courants identiques circulent dans Z_1 et Z_2 .

Une dissymétrie de 10 % est déterminée comme suit:

$$0,90 \leq \frac{|\vec{U}_1|}{|\vec{U}_2|} = \frac{|Z_1|}{|Z_2|} \leq 1,10$$

$\vec{U}_1$: Tension entre M et ASI+ (ASI+ à la terre)

$\bar{U}_2$: Tension entre M et ASI- (ASI- à la terre)

9.4.2.2.1 Détails du circuit d'essai

1: couplage galvanique entre ASI+ (ASI-) et le point de mesure M (résistance en courant continu $\leq 250 \text{ k}\Omega$)




Figure 71 – Circuit d'essai (détail 1)

2: isolation électrique entre ASI+ (ASI-) et le point de mesure M (résistance en courant continu $> 250 \text{ k}\Omega$)




Figure 72 – Circuit d'essai (détail 2)




Figure 73 – Passe-bande (10 kHz ... 500 kHz)

9.4.2.3 Equipement de mesure et d'essai

Ceci doit comprendre:

- Maître AS-i;
- oscilloscope;

- sonde FET avec impédance de ligne de 50 Ω ;
- passe-bande;
- voltmètre HF;
- condensateur $C_S = 30$ pF.

9.4.2.4 Procédure d'essai

Les actions suivantes doivent être réalisées:

Le montage de mesure correspond à celui de la mesure de l'impédance (voir Figure 69b). Mesurer, selon les Figures 70 à 72, les chutes de tension U_1 entre ASI+ et M, et U_2 entre ASI- et M, au moyen d'une sonde FET ($R_i = 1\text{M}\Omega || 2\text{pF}$) avec couplage en courant alternatif $C_k \geq 1$ nF et d'un voltmètre HF (plage de fréquences jusqu'à 300 kHz, $R_i = 10\text{M}\Omega || 30\text{pF}$). Pour compenser la capacité de la sonde, tenir compte de la capacité $C_{\text{comp}} = C_{\text{FET}}$ dans le circuit. Terminer la sonde FET avec une impédance de sortie de 50 Ω .

Toute erreur de mesure du voltmètre HF dans la plage de fréquences la plus élevée est éliminée en obtenant le rapport $|U_1| / |U_2|$.

- La tension de mesure est de 2,0 V_{eff}
- Condensateur externe pour l'essai de symétrie $C_S = 30$ pF
- La procédure d'essai de symétrie doit être réalisée aux fréquences de 50 kHz, 100 kHz, 150 kHz, 200 kHz, 250 kHz et 300 kHz.

9.4.2.5 Evaluation

L'essai de symétrie est satisfaisant si la procédure d'essai (Figure 74) se termine avec "Symétrie OK" pour chaque fréquence d'essai.




Figure 74 – Procédure d'essai de symétrie

9.4.3 Coexistence dans les réseaux AS-i

9.4.3.1 Généralités

L'application sur un réseau de référence a pour objet de déterminer si un détecteur de fuite à la terre AS-i ou autre composant sans transmission isolée est susceptible de perturber la transmission sans erreur d'un réseau AS-i.

9.4.3.2 Circuit d'essai

La Figure 75 représente le circuit d'essai (schéma) pour l'essai d'interopérabilité des détecteurs de fuite à la terre et autres composants sans transmission isolée dans les réseaux AS-i. Pour le répéteur, se reporter aux circuits d'essai modifiés selon les Figures 76 et 77.




Figure 75 – Circuit d'essai d'interopérabilité dans les réseaux AS-i

Le réseau de référence AS-i comprend un câble AS-i de 120 m (type: EPDM), auquel sont connectés (au nœud du maître)

- un maître AS-i,
- une alimentation AS-i.

Tous les 4 m, en commençant à 2 m du nœud du maître, connecter un esclave (30 esclaves). A 1 m du nœud du maître, il existe un point de mesure 1, à 120 m du nœud du maître, il existe un point de mesure 2, auquel l'échantillon d'essai en essai est connecté successivement.

9.4.3.2.1 Conditions d'essai

Tous les composants connectés au réseau doivent être certifiés composants AS-i. Si possible, utiliser différents types d'esclaves. En l'absence de produits certifiés, il est également possible d'utiliser des produits correspondant aux spécifications valides correspondantes.

Entre le maître, l'alimentation, les esclaves et la ligne AS-i, de courtes lignes de raccordement (max. 30 cm) sont admissibles.

Evaluer le taux d'erreur, c'est-à-dire le nombre de messages AS-i enregistrés comme erreurs de transmission, en référence au nombre total de messages AS-i.

Si pendant la période d'observation, le maître élimine un esclave de la LAS, abandonner l'essai avec le résultat "échec".

Durée d'observation minimale: 1 min (au moins 10 000 appels par esclave).

9.4.3.2.2 Circuit d'essai modifié pour répéteur

Sur la base du réseau de référence selon la Figure 75, les essais supplémentaires suivants doivent être réalisés:

- a) répéteur avec esclave unique et alimentation connectée au point d'essai 1 selon les Figures 75 et 76;




Figure 76 – Circuit d'essai supplémentaire 1 pour répéteur

- b) répéteur avec esclave unique et alimentation connectée au point d'essai 2 selon les Figures 75 et 76;
- c) répéteur avec maître et alimentation connectée au point d'essai 1 selon les Figures 75 et 77. Pour cet essai, le maître dans le réseau défini à la Figure 75 est retiré.




Figure 77 – Circuit d'essai supplémentaire 2 pour répéteur

9.4.3.3 Equipement de mesure et d'essai

Ceci doit comprendre:

- Outil CEM (Maître AS-i avec logiciel d'essai);
- PC;
- 31 esclaves classiques (ou: 31 paires d'esclaves A/B ou esclaves classiques et A/B avec toutes les adresses possibles);
- une ou deux alimentations AS-i.

9.4.3.4 Procédure d'essai

Les actions suivantes doivent être réalisées:

- a) faire fonctionner le réseau de référence sans l'échantillon d'essai en essai. Mesurer le taux d'erreur 1 (nombre total de taux d'erreur des esclaves n° 1 à 31, en référence au nombre total d'appels faits à ces esclaves);

- b) connecter l'échantillon d'essai en essai au point de mesure 1. Mesurer le taux d'erreur 2 dû à l'échantillon d'essai en essai (nombre total d'erreurs des esclaves n° 1 à 31, en référence au nombre total d'appels faits à ces esclaves);
- c) connecter l'échantillon d'essai en essai au point de mesure 2. Mesurer le taux d'erreur 3 dû à l'échantillon d'essai en essai (même mesure qu'au point 2.);
- d) répéter les actions 2 et 3 avec raccordement inversé de l'échantillon d'essai en essai;
- e) pour le répéteur: utiliser les modifications des circuits d'essai et réaliser l'essai de la même manière.

9.4.4 Evaluation

Pour toutes les mesures, une seule erreur pendant la durée de l'essai (au moins 1 min) est admissible.

9.5 Essai d'un esclave AS-i

9.5.1 Comportement logique, consommation de courant et essai de la consommation totale de courant dans des conditions de court-circuit sur des esclaves avec accès externes

9.5.1.1 Généralités

Cet essai détermine le profil d'un esclave AS-i et certaines exigences supplémentaires spécifiées dans les profils d'esclave, les limites de la tension de fonctionnement, la mesure de la consommation de courant maximale de l'esclave AS-i et l'essai de la consommation totale de courant dans des conditions de court-circuit dans les esclaves ayant des accès d'entrée ou de sortie externes.

9.5.1.2 Circuit d'essai

L'esclave doit être connecté au système d'essai comme représenté aux Figures 78 et 79.




Figure 78 – Circuit d'essai




Figure 79 – Réseau de découplage du circuit d'essai

9.5.1.3 Equipement de mesure et d'essai

Ceci doit comprendre:

- alimentation variable;
- réseau de découplage;
- Maître AS-i;
- oscilloscope;
- multimètres;
- résistances variables;
- PC.

9.5.1.4 Procédure d'essai

Les actions suivantes doivent être réalisées:

- le maître doit émettre le code E/S, le code ID, le code ID2 et les messages facilement accessibles tel que décrit dans les profils d'esclave définis (voir Annexe A) ou dans la documentation (pour les profils libres, par exemple $ID=F_{Hex}$ ou $ID=A_{Hex}$; $ID2=E_{Hex}$). L'exactitude de la réponse de l'esclave doit être vérifiée pour les tensions suivantes:
 - 31,6 V, 26,5 V et la tension minimale déclarée par le constructeur pour laquelle l'esclave fonctionne encore correctement;
- la tension doit être mesurée près de l'esclave. Si des charges externes de l'esclave sont fournies par la ligne AS-i, elles doivent être connectées au courant maximal admis conformément à la documentation (accès E/S: Entrées à fort ou faible. Sorties à fort ou faible; U_{sortie} avec I_{max});
- le courant au niveau de la ligne AS-i doit être mesuré en transmission, tous les messages dans l'essai logique commençant à $U = 31,6$ V jusqu'à la tension minimale spécifiée par le constructeur pour laquelle l'esclave fonctionne encore correctement.

Si le courant de charge au niveau des accès externes est issu de la ligne AS-i, il doit être augmenté et mesuré de façon constante jusqu'au court-circuit.

9.5.1.5 Evaluation des résultats d'essai

L'essai est réussi

- si l'esclave fonctionne à toutes les tensions en essai;
- si l'esclave communique à toutes les tensions en essai;
- si les réponses de l'esclave correspondent au profil d'esclave spécifié;

- si le comportement des DEL correspond à la présente norme;
- le courant ne doit pas être supérieur au courant maximal spécifié par le constructeur, et
- sous conditions de surcharge ou de court-circuit, à toutes les bornes d'un esclave, la consommation totale de courant de la ligne AS-i ne doit pas dépasser la consommation totale de courant spécifiée par le constructeur plus 150 mA.

9.5.2 Emission de bruit

9.5.2.1 Généralités

Cet essai détermine les émissions d'un esclave AS-i dans le réseau AS-i en fonctionnement stabilisé.

9.5.2.2 Circuit d'essai

L'essai doit être réalisé avec l'esclave AS-i connecté à un circuit d'essai comme représenté à la Figure 80. Les entrées et/ou sorties de l'esclave AS-i doivent être connectées à leur charge nominale. Si l'esclave déconnecte normalement certaines charges pendant l'essai du fait de sa fonction chien de garde, le constructeur doit prévoir un esclave spécialement préparé, par exemple chien de garde désactivé, pour une mesure correcte.




Figure 80 – Circuit d'essai

Le réseau de découplage utilisé dans la Figure 80 doit avoir les mêmes caractéristiques que le circuit représenté à la Figure 81.




Figure 81 – Réseau de découplage du circuit d'essai

L'équivalent de la ligne AS-i de 10 m utilisé dans la Figure 80 doit avoir les mêmes caractéristiques que le circuit représenté à la Figure 82.




Figure 82 – Circuit d'essai (équivalent de la ligne AS-i de 10 m)

Le filtre passe-bande utilisé dans la Figure 80 doit avoir les mêmes caractéristiques que le circuit représenté à la Figure 83.




Figure 83 – Circuit d'essai (passe-bande 10 kHz à 500 kHz)

9.5.2.3 Equipement de mesure et d'essai

Ceci doit comprendre:

- alimentation variable;
- réseau de découplage;
- équivalent de la ligne AS-i de 10 m;
- passe-bande;
- oscilloscope;
- sonde FET;
- impédance de ligne de 50 Ω;
- PC;
- facultatif: maître AS-i.

9.5.2.4 Procédure d'essai

Les actions suivantes doivent être réalisées:

- a) si la combinaison de bits de paramètres et/ou de données de l'esclave influence le comportement au bruit de l'esclave, ajuster la combinaison au bruit maximal émis par le maître. Le chien de garde doit être désactivé pour cet essai si les sorties de données influencent le comportement au bruit;
- b) après la configuration de l'esclave, déconnecter le maître de la ligne AS-i;
- c) les émissions doivent être déterminées avec et sans l'esclave AS-i connecté entre $U_{ASI} = U_{min}$ et 31,6 V (U_{min} tel que défini dans la documentation).

9.5.2.5 Evaluation des résultats d'essai

La différence des émissions entre ASI+ et ASI- mesurées sans et avec l'esclave AS-i connecté à la ligne AS-i ne doit pas dépasser 20 mV_{crête à crête}.

9.5.3 Comportement à la mise sous tension

9.5.3.1 Généralités

Cet essai détermine le comportement à la mise sous tension d'un esclave AS-i dans le réseau AS-i.

9.5.3.2 Circuit d'essai

Toutes les entrées ou sorties de l'esclave AS-i doivent être connectées avec leur charge nominale. Essai avec une source de courant constant avec $I = (I \text{ déclaré par le constructeur} + 12,5 \text{ mA pour esclaves classiques, } +6,5 \text{ mA pour esclaves A/B en mode d'adressage étendu})$. La surveillance de la communication n'est pas possible car la source de courant empêche la communication.

L'essai doit être réalisé avec l'esclave AS-i connecté à un circuit d'essai comme représenté aux Figures 84 et 85.




Figure 84 – Circuit d'essai




Figure 85 – Source de courant constant

9.5.3.3 Equipement de mesure et d'essai

Ceci doit comprendre:

- alimentation variable;
- oscilloscope;
- source de courant constant.

9.5.3.4 Procédure d'essai

Les actions suivantes doivent être réalisées:

- le temps t_1 entre la connexion de l'esclave AS-i à la ligne AS-i et le moment où la tension minimale de 26,5 V est atteinte doit être déterminé;
- si l'esclave a des accès de sortie externes, l'état de ces accès doit être surveillé.

9.5.3.5 Evaluation des résultats d'essai

Le temps t_1 doit être inférieur ou égal à 1 s.

Si l'esclave a des accès de sortie externes, les valeurs par défaut de ces accès doivent être conservées pendant toute la procédure de mise sous tension.

9.5.4 Impédance

9.5.4.1 Généralités

Cet essai détermine l'impédance d'un esclave AS-i en fonctionnement.

9.5.4.2 Circuit d'essai

L'essai doit être réalisé avec l'esclave AS-i connecté à un circuit d'essai comme représenté à la Figure 86.

Si l'esclave déconnecte normalement certaines charges pendant l'essai du fait de sa fonction chien de garde, le constructeur doit prévoir un esclave spécialement préparé, pour une mesure correcte.




Figure 86a – Essai avec analyseur d'impédance




Figure 86b – Essai avec générateur, sonde de courant et oscilloscope

Figure 86 – Circuit d'essai

9.5.4.3 Procédure d'essai

9.5.4.3.1 Procédure d'essai avec analyseur d'impédance (Figure 86a)

Les actions suivantes doivent être réalisées:

- interrupteur S1: ON (activé), interrupteur S3: OFF (désactivé);
- régler la combinaison des bits de données et de paramètres selon la documentation du constructeur de façon à combiner l'impédance minimale et la symétrie minimale;
- positionner l'interrupteur S3 sur ON (activé);
- positionner l'interrupteur S1 sur OFF (désactivé);
- fermer l'interrupteur S2 si l'esclave utilise l'alimentation de la ligne AS-i® pour une charge nominale de f_{L_i} ;
- déterminer Z (ou R_p , L_p , C_p le cas échéant) sous une tension de $6 V_{\text{crête à crête}}$ pour les fréquences 50 kHz, 100 kHz, 125 kHz, 150 kHz, 175 kHz, 200 kHz, 250 kHz et 300 kHz. Si à l'une des fréquences d'essai, l'esclave a une fréquence de résonance, la fréquence d'essai doit varier jusqu'à ± 10 kHz.

9.5.4.3.2 Procédure d'essai avec sonde de courant et oscilloscope (Figure 86b)

Une alimentation classique en courant continu alimente le montage. L'ASI+ ou l'ASI- peut être connectée à la terre par l'interrupteur 1. Un signal sinusoïdal en courant alternatif avec une résistance interne de $R_i \leq 1 \Omega$ doit être superposé sur la tension continue AS-i. La tension alternative et le courant alternatif doivent être déterminés à différentes fréquences.

L'interrupteur S1 permet de fournir à l'esclave AS-i soit un signal du maître (pour commuter l'esclave à l'état souhaité) ou le signal sinusoïdal en courant alternatif pour déterminer

l'impédance. Pour les esclaves avec accès externes, l'interrupteur S2 permet de fournir la charge maximale I_L de la ligne AS-i[®] selon la documentation du constructeur.

La distance entre l'esclave AS-i et le maître AS-i doit être de 20 cm. La résistance en courant continu entre ASI+, ASI– et toutes les parties métalliques de l'esclave (à l'exception des connexions externes) doit être $\geq 1 \text{ M}\Omega$.

Les actions suivantes doivent être réalisées:

- a) interrupteur S1/S2 en position: "Transmission de données";
- b) régler la combinaison des bits de données et de paramètres selon la documentation du constructeur de façon à combiner l'impédance minimale et la symétrie minimale;
- c) positionner l'interrupteur S1/S2 à "Mesure de l'impédance";
- d) fermer l'interrupteur S3, si l'esclave utilise l'alimentation de la ligne AS-i[®] pour une charge nominale de I_L ;
- e) déterminer $|Z|$ avec $6 V_{\text{crête à crête}}$ à 50 kHz, 100 kHz, 125 kHz, 150 kHz, 175 kHz, 200 kHz, 250 kHz et 300 kHz. Si à l'une des fréquences d'essai l'esclave a une fréquence de résonance, la fréquence d'essai doit varier de $\pm 10 \text{ kHz}$.

9.5.4.4 Evaluation des résultats d'essai

La résistance en courant continu entre ASI+, ASI– et toutes les parties métalliques de l'esclave (à l'exception des connexions externes) doit être de $\geq 1 \text{ M}\Omega$.

Elles doivent être comprises dans les valeurs limites de la présente norme pour les esclaves avec code ID = A_{Hex} et code ID $\neq A_{\text{Hex}}$, respectivement.

9.5.5 Symétrie

9.5.5.1 Généralités

Cet essai détermine la symétrie d'un esclave AS-i en fonctionnement.

9.5.5.2 Circuit d'essai

L'essai doit être réalisé avec l'esclave AS-i connecté à un circuit d'essai ayant les mêmes caractéristiques que le circuit d'essai représenté à la Figure 87.

Si l'esclave déconnecte normalement certaines charges pendant l'essai du fait de sa fonction chien de garde, le constructeur doit prévoir un esclave spécialement préparé, pour une mesure correcte.




Figure 87 – Circuit d'essai

NOTE Pour des esclaves AS-i avec connexions externes, il convient que le point de mesure M soit l'alimentation couplée galvaniquement. Pour des esclaves AS-i sans connexions externes couplées galvaniquement, le point de mesure M doit être leur enveloppe métallique. Pour des esclaves AS-i avec enveloppe d'isolation et sans connexions externes couplées galvaniquement, le point de mesure M peut être la partie métallique sur laquelle l'enveloppe plastique est montée.

1: couplage galvanique entre ASI+ (ASI-) et le point de mesure M (résistance en courant continu $\leq 1 \text{ M}\Omega$)




Figure 88 – Circuit d'essai (détail 1)

2: isolation électrique entre ASI+ (ASI-) et le point de mesure M (résistance en courant continu $> 1 \text{ M}\Omega$)




Figure 89 – Circuit d'essai (détail 2)

9.5.5.3 Équipement de mesure et d'essai

Ceci doit comprendre:

- maître AS-i;
- oscilloscope;
- sonde FET;
- passe-bande (voir Figure 73);
- voltmètre HF;
- condensateur $C_S = 30 \text{ pF} / 15 \text{ pF}$; (esclaves classiques / Esclaves A/B).

9.5.5.4 Procédure d'essai

Les actions suivantes doivent être réalisées:

- a) tension de mesure de $2,0 V_{\text{eff}}$;
- b) condensateur externe pour l'essai de symétrie $C_S = 30 \text{ pF}$ pour esclaves classiques et $C_S = 15 \text{ pF}$ pour esclaves en mode d'adressage étendu;
- c) la procédure d'essai de symétrie doit être réalisée avec la combinaison de données et de paramètres avec impédance minimale et symétrie la plus défavorable;
- d) la procédure d'essai de symétrie doit être réalisée aux fréquences de 50 kHz, 100 kHz, 150 kHz, 200 kHz, 250 kHz et 300 kHz.

9.5.5.5 Evaluation

L'essai de symétrie est satisfaisant si la procédure d'essai (Figure 90) se termine avec "Symétrie OK" pour chaque fréquence d'essai.




Figure 90 – Procédure pour l'essai de symétrie

9.5.6 Interopérabilité dans les réseaux AS-i

9.5.6.1 Généralités

Cet essai détermine l'interopérabilité de l'esclave dans les réseaux AS-i.

9.5.6.2 Circuit d'essai

Les essais doivent être réalisés dans un réseau AS-i comme représenté à la Figure 91. Le maître utilisé doit être capable de communiquer en mode d'adressage étendu. Les esclaves 2 à 31 doivent être des esclaves classiques ($ID \neq A_{Hex}$), des paires d'esclaves en mode d'adressage étendu (esclaves A/B avec $ID = A_{Hex}$) ou des esclaves classiques et des paires d'esclaves en mode d'adressage étendu. Il convient de connecter tous les composants directement à la ligne AS-i principale. Si cela n'est pas possible, la longueur maximale des lignes extra-courtes doit être inférieure à 30 cm. Tous les composants dans le réseau AS-i doivent être certifiés.

L'esclave soumis à essai doit être connecté tout d'abord au point d'essai1 (TP1) par rapport au réseau, puis au point d'essai 2 (TP2). Si l'esclave en essai a le code ID " A_{Hex} ", deux échantillons doivent être utilisés comme esclaves A/B à TP1 et TP2, respectivement.

Il doit être possible de commuter l'esclave en essai et certains des autres esclaves dans le réseau de l'extérieur (pour les fonctions du capteur) et du maître (pour les fonctions de l'actionneur). Un esclave en essai avec accès externes doit être connecté à ses charges nominales.

Pour des besoins de surveillance, un logiciel d'essai doit être utilisé dans le maître AS-i qui permet de tenir compte de chaque répétition unique d'un télégramme.




Figure 91 – Réseau AS-i du circuit d'essai

9.5.6.3 Equipement de mesure et d'essai

Ceci doit comprendre:

- maître AS-i;
- alimentation AS-i;
- PC avec logiciel d'essai;
- réseau de référence.

9.5.6.4 Procédure d'essai

Les actions suivantes doivent être réalisées:

- a) taux d'erreur de l'esclave en essai:
 - mesurer le taux d'erreur de l'esclave en essai à TP1 et TP2,
 - mesurer le taux d'erreur des esclaves 2 à 31;

Mesurer le taux d'erreur des esclaves 2 à 31 dans les conditions suivantes:

- b) taux d'erreur du réseau AS-i après avoir connecté l'esclave en essai en polarité incorrecte;
- c) taux d'erreur du réseau AS-i après court-circuit des connexions externes de l'esclave (le cas échéant);
- d) taux d'erreur du réseau AS-i avec courant de surcharge sur les connexions externes de l'esclave (le cas échéant).

Les essais a) doivent être réalisés avec au minimum 10 actions de commutation de fonctions facilement accessibles de l'esclave en essai. Les essais a) à d) doivent durer au minimum 1 min.

9.5.6.5 Evaluation des résultats d'essai

Le taux d'erreur pour l'essai a) doit être inférieur ou égal à 1 erreur par 10 actions de commutation, Le taux d'erreur pour les essais b) à d) doit être inférieur ou égal à 1 erreur /min.

9.5.7 Essai supplémentaire pour esclaves de sécurité (profil S-X.B)

9.5.7.1 Généralités

Cet essai vérifie l'exactitude du tableau de code de sécurité mis en application.

9.5.7.2 Circuit d'essai

La Figure 2 représente le principe du montage d'essai.




Figure 92 – Circuit d'essai pour esclaves de sécurité

9.5.7.3 Equipement de mesure et d'essai

Ceci doit comprendre:

- alimentation AS-i;
- maître AS-i;
- moniteur de bus AS-i (analyseur);
- appareil de contrôle de sécurité AS-i;
- PC avec logiciel d'essai.

9.5.7.4 Procédure d'essai

Les actions suivantes doivent être réalisées:

- le comportement de l'esclave par rapport au tableau de code de sécurité est vérifié au moyen d'un moniteur de bus et en procédant à l'apprentissage de ce tableau de code d'un appareil de contrôle de sécurité.

9.5.7.5 Evaluation des résultats d'essai

Tous les essais doivent être conformes à la présente norme.

Un apprentissage d'un appareil de contrôle de sécurité doit être possible.

Une impression de l'enregistrement de l'appareil de contrôle doit être jointe au protocole en cas de défaut.

9.5.8 Essai supplémentaire pour esclaves prenant en charge des transactions combinées

Cet essai doit vérifier que l'échange de données, les exigences de synchronisation et le traitement des erreurs sont conformes à la spécification de 5.7.

9.5.9 Vérification de la compatibilité électromagnétique

9.5.9.1 Conditions d'essai

Sauf indication contraire, les essais doivent être réalisés à une température ambiante de $23\text{ °C} \pm 5\text{ °C}$.

Les essais doivent être effectués dans les conditions suivantes:

a) l'appareil AS-i doit être monté à l'air libre, raccordé à la ligne AS-i et alimenté avec sa tension de fonctionnement nominale (U_e). Les bornes et connecteurs, s'il y en a, doivent être connectés aux capteurs ou actionneurs prévus selon les instructions du constructeur. Tous les cordons de raccordement aux capteurs ou actionneurs externes doivent avoir une longueur d'au moins 2 m. Pour des appareils n'ayant pas de câble intégré, le type de câble utilisé doit être spécifié par le constructeur et enregistré dans le rapport d'essai;

b) l'essai doit être réalisé:

Pour les capteurs:

- 1) avec la cible placée de telle façon que l'élément de commutation soit à l'état bloqué (OFF);
- 2) avec la cible placée de telle façon que l'élément de commutation soit à l'état passant (ON);

Pour les actionneurs:

- 1) avec l'actionneur à l'état passant (ON);
- 2) avec l'actionneur à l'état bloqué (OFF);

Pour les E/S déportées:

- 1) avec les E/S activées;
- 2) avec les E/S désactivées;

Pour le maître:

conformément à 9.4, sans répétition d'aucun message en cas de défaut.

NOTE Il convient que le maître soit prévu pour détecter les messages perturbés.

Pour l'essai de 8.6.2.4, les conditions de montage complémentaires suivantes s'appliquent.

Les enveloppes métalliques des appareils AS-i, si elles existent, doivent être raccordées à la terre de référence.

Les appareils AS-i avec des enveloppes non métalliques doivent être montés sur une plaque métallique qui doit être raccordée à la terre de référence.

La méthode de raccordement à la terre de référence doit être conforme aux instructions du constructeur, lorsqu'elles sont données, et doit être enregistrée dans le rapport d'essai.

9.5.9.2 Immunité aux décharges électrostatiques

L'essai est réalisé conformément à la CEI 61000-4-2 et à 8.6.2.1 et doit être répété dix fois à chaque point de mesure, avec un intervalle de temps minimal de 1 s entre les impulsions.

9.5.9.3 Immunité aux champs électromagnétiques rayonnés aux fréquences radioélectriques

L'essai est réalisé conformément à la CEI 61000-4-3 et à 8.6.2.2.

9.5.9.4 Immunité aux transitoires électriques rapides

L'essai doit être réalisé conformément à la CEI 61000-4-4 et à 8.6.2.4, avec tous les cordons de raccordement placés dans la pince de couplage capacitive. La tension d'essai pour les accès de l'alimentation auxiliaire doit être appliquée en utilisant le réseau de couplage.

9.5.9.5 Exigences d'émission

L'essai doit être réalisé conformément à la CISPR 11, groupe 1, classe A, et à 8.6.3.

9.5.9.6 Résultats et rapport d'essai

Les résultats d'essai doivent être documentés dans un rapport d'essai détaillé. Le rapport d'essai doit présenter l'objectif, les résultats et toutes les informations relatives aux essais. Le rapport d'essai doit définir l'appareil AS-i en essai, y compris la configuration des câbles, le matériel auxiliaire nécessaire et, éventuellement, la position de la cible. Toute déviation par rapport au plan d'essai doit être mentionnée.

Dans le cas d'une gamme d'appareils AS-i fabriquée selon le même principe et la même conception et utilisant le même type de composants, les essais peuvent être réalisés avec des échantillons représentatifs. En plus, sur la base des premiers résultats, le laboratoire d'essai peut limiter la plage de fréquences vérifiée pour les essais de rayonnement et de conduction; il doit alors inclure la plage de fréquences utilisée dans le rapport d'essai.

9.6 Essai d'un maître AS-i

9.6.1 Consommation de courant

9.6.1.1 Généralités

Les exigences d'essai permettent de mesurer la consommation de courant d'un maître AS-i. Ces exigences d'essai sont obsolètes si le maître a une alimentation AS-i intégrée. Dans ce cas, cependant, tous les essais des exigences d'essai applicables à l'alimentation AS-i doivent en plus être satisfaits par le maître.

Le constructeur doit fournir les informations suivantes:

- a) documentation réelle.
- b) profil utilisé.

9.6.1.2 Circuit d'essai

La Figure 93 représente le circuit d'essai requis.




Figure 93 – Circuit d'essai de la consommation de courant

La Figure 94 représente le réseau de découplage et la position de l'ampèremètre. A cette position, le courant moyen peut être mesuré.




Figure 94 – Réseau de découplage, ampèremètre et alimentation

9.6.1.3 Equipement de mesure et d'essai

Ceci doit comprendre:

- réseau de référence AS-i;
- réseau de découplage de donnée AS-i,
- ampèremètre;
- voltmètre;
- oscilloscope;
- réseau de découplage selon la Figure 94;
- alimentation variable.

9.6.1.4 Procédure d'essai

Les actions suivantes doivent être réalisées:

- a) monter le circuit d'essai selon la Figure 93;
- b) faire fonctionner le maître dans les conditions normales;
- c) déterminer les fonctions du maître sur la ligne AS-i avec les tensions continues suivantes: 31,6 V, 26,5 V, 23,5 V, 21,5 V, et à nouveau 23,5 V;
- d) déterminer la consommation de courant maximale.

9.6.1.5 Evaluation

La consommation de courant maximale ne doit pas dépasser la valeur déclarée dans la documentation ni les exigences de la spécification.

L'essai de fonction aux limites de tension de fonctionnement doit correspondre aux données spécifiées dans la documentation et les spécifications applicables, c'est-à-dire aux tensions continues sur la ligne AS-i de 31,6 V, 26,5 V et 23,5 V, le maître doit fonctionner mais il ne doit plus y avoir d'activité du maître à 21,5 V. L'activité du maître est détectée au moyen d'un oscilloscope directement sur la ligne AS-i.

9.6.2 Emission de bruit

9.6.2.1 Généralités

Cette instruction d'essai permet de mesurer l'émission de bruit d'un maître AS-i en état de défaut de courant sur le réseau AS-i.

9.6.2.2 Circuit d'essai

La Figure 95 représente le circuit d'essai requis.




Figure 95 – Circuit d'essai d'émission de bruit du maître AS-i

La Figure 96 représente le réseau de découplage.




Figure 96 – Réseau de découplage

Il convient qu'une modification de la consommation de courant dans un maître ne provoque qu'une tension d'émission $\leq 50 \text{ mV}_{\text{crête à crête}}$ sur la ligne AS-i dans la plage de fréquences comprise entre 10 kHz et 500 kHz. La tension sur la ligne AS-i est mesurée au moyen d'un oscilloscope via un passe-bande (voir Figure 97). L'oscilloscope doit fonctionner dans l'enveloppe de mode, détection de crête activée à une fréquence de coupure $> 10 \text{ MHz}$. La sonde FET doit se terminer avec une impédance de 50Ω et doit être connectée via une impédance de ligne de $50 \Omega/1 \text{ W}$ au passe-bande. Le circuit d'essai doit être protégé du bruit de sorte que la tension de bruit maximale mesurée sans le maître soit inférieure à 15 mV. A cet effet, la longueur du câble entre le maître et la ligne équivalente AS-i (voir Figure 98) doit être limitée à 20 cm au maximum. Le maître doit fonctionner dans l'état de défaut de courant (tension continue sur la ligne AS-i de 21 V).




Figure 97 – Passe-bande 10 kHz à 500 kHz




Figure 98 – Circuit équivalent de la ligne AS-i de 10 m

9.6.2.3 Equipement de mesure et d'essai

Ceci doit comprendre:

- alimentation variable;
- oscilloscope avec sonde FET;
- impédance de ligne de 50 Ω / 1 W;
- réseau de découplage;
- circuit équivalent de la ligne AS-i de 10 m;
- passe-bande.

9.6.2.4 Procédure d'essai

Les actions suivantes doivent être réalisées:

- a) appliquer une tension de 21 V à la ligne AS-i;
- b) mesurer la tension de bruit sans le maître au moyen de l'oscilloscope pendant 60 s;
- c) connecter le maître;
- d) vérifier l'état de défaut de courant du maître;
- e) mesurer la tension de bruit avec le maître sur la ligne AS-i au moyen d'un oscilloscope pendant 60 s.

9.6.2.5 Evaluation

La tension de bruit sur la ligne AS-i ne doit pas être augmentée de plus de 50 mV_{crête à crête} par le maître dans l'état de défaut de courant.

9.6.3 Impédance

9.6.3.1 Généralités

La mesure de l'impédance du maître doit être réalisée dans l' "état stabilisé" dans des conditions de laboratoire.

Un signal en courant alternatif $U_{\sim}$ avec $R_i \leq 20 \Omega$ doit être superposé sur la tension continue AS-i. La tension alternative et le courant alternatif $I_{\sim}$ du maître qui en résulte doivent être mesurés.

9.6.3.2 Circuit d'essai

La Figure 99 représente le circuit d'essai de mesure de l'impédance. Le fonctionnement du maître en position de commutation "essai" a été délibérément choisi comme dissymétrique, c'est-à-dire que les parties métalliques du maître ne doivent pas être mises à la terre. L'interrupteur S1 permet de commuter une terre en courant alternatif (position de l'interrupteur représentée: ASI- = à la terre).

Le courant d'entrée alternatif $I_{\sim}$ est mesuré au moyen d'une sonde de courant. L'impédance d'entrée est calculée comme suit:

$$|Z| = |U_{\sim}| / |I_{\sim}|$$

La distance au maître AS-i doit être de 20 cm.

La tension continue doit être réglée à 21 V pour mettre le maître dans l'état hors ligne.

9.6.3.3 Equipement de mesure et d'essai

9.6.3.3.1 Pour 6.3.1 (mesure de l'impédance)

Ceci doit comprendre:

- alimentation variable;
- analyseur d'impédance (Figure 99a);

ou:

- générateur d'ondes sinusoïdales;
- sonde de courant;
- oscilloscope;
- circuit d'essai (IMP_SYM) selon la Figure 99b.

9.6.3.3.2 Pour 6.3.1.6 (résistance en courant continu)

Ceci doit comprendre:

- Résistivohmmètre (pont Wheatstone);

9.6.3.3.3 Pour 6.3.2 (mesure de la symétrie)

Ceci doit comprendre:

- sonde FET avec impédance de sortie de 50 Ω ;
- impédance de ligne (50 Ω / 1 W);
- voltmètre HF;
- passe-bande;
- circuit d'essai (IMP_SYM) comme représenté à la Figure 100.




Figure 99a – Essai avec analyseur d'impédance




Figure 99b – Essai avec générateur d'ondes sinusoïdales, sonde de courant, oscilloscope et circuit d'essai (IMP_SYM)

Figure 99 – Circuit d'essai de mesure de l'impédance

9.6.3.4 Procédure d'essai

Les actions suivantes doivent être réalisées:

a) procédure d'essai avec analyseur d'impédance comme représenté à la Figure 99a:

Déterminer Z (ou R_p , L_p , C_p le cas échéant) avec $6 V_{\text{crête à crête}}$ à 50 kHz, 100 kHz, 125 kHz, 150 kHz, 175 kHz, 200 kHz, 250 kHz et 300 kHz. Si à l'une des fréquences d'essai le maître a une fréquence de résonance, la fréquence d'essai doit varier de ± 10 kHz.

b) procédure d'essai avec circuit d'essai IMP_SYM comme représenté à la Figure 99b:

- 1) interrupteur S1: position "ASI- = à la terre";
- 2) déterminer le courant alternatif $I_{\sim}$ à $U_{\sim} = 6 V_{\text{crête à crête}}$;
- 3) la mesure doit être réalisée comme décrit en 8.5.2.1.

9.6.3.5 Evaluation de l'impédance

L'évaluation doit être réalisée comme décrit en 8.5.2.1 et ne doit pas dépasser les valeurs limites spécifiées dans le présent document.

9.6.3.6 Evaluation de la résistance en courant continu

La résistance en courant continu entre ASI+, ASI- et toutes les parties métalliques du maître, à l'exception des connexions externes, doit être de $\geq 250 \text{ k}\Omega$.

9.6.4 Mesure de la symétrie

9.6.4.1 Généralités




Figure 100 – Raccordement du maître pour mesure de la symétrie

Les impédances partielles Z_1 et Z_2 respectivement, forment un diviseur de tension au point de mesure M. Ce point de mesure peut être l'enveloppe métallique ou une plaque de montage métallique. Le point de mesure doit être connecté aux alimentations externes du maître ou de l'appareil de commande respectivement.

A l'état hors charge, les courants dans Z_1 et Z_2 sont identiques.

Une dissymétrie de 10 % est déterminée comme suit:

$$0,90 \leq \frac{|\vec{U}_1|}{|\vec{U}_2|} = \frac{|Z_1|}{|Z_2|} \leq 1,10$$

$\vec{U}_1$: tension entre M et ASI+ (ASI+ à la terre)

$\vec{U}_2$: tension entre M et ASI- (ASI- à la terre)

9.6.4.2 Circuit d'essai




Figure 101 – Circuit d'essai de mesure de la symétrie du maître AS-i




Figure 102 – Passe-bande 10 kHz à 500 kHz

Le circuit d'essai correspond à l'une des mesures de l'impédance (comparer avec la Figure 99b). Au moyen du circuit d'essai de la Figure 100, les chutes de tension U_1 de ASI+ à M et U_2 de ASI- à M sont déterminées au moyen d'une sonde FET ($R_i = 1 \text{ M}\Omega // 2 \text{ pF}$) avec couplage en courant alternatif $C_k \geq 1 \text{ nF}$ à une impédance de sortie de 50Ω , une impédance de ligne de $50 \Omega // 1 \text{ W}$ entre la sonde FET et le passe-bande et un voltmètre HF (plage de fréquences jusqu'à 300 kHz, $R_i = 10 \text{ M}\Omega // 30 \text{ pF}$). La capacité $C_{\text{komp}} = C_{\text{fet}}$ doit être prise en compte dans le circuit pour compenser la capacité de sonde.

Par échantillonnage, C_3 , $|U_1| = |U_2| = U_E/2$ peut être obtenu et les capacités de C_1 et C_2 peuvent être déterminées indépendamment de Z .

Une éventuelle erreur de mesure du voltmètre HF dans les plages de fréquences plus élevées est éliminée au moyen du rapport $|U_1| / |U_2|$.

9.6.4.3 Procédure d'essai

- Régler une tension de mesure de $2,0 V_{\text{eff}}$ affichée sur l'appareil d'évaluation à une fréquence de 150 kHz.
- Déterminer $|U_1|$ et $|U_2|$ aux fréquences de 50 kHz, 100 kHz, 150 kHz, 200 kHz, 250 kHz et 300 kHz sans C_3 .
- Vérifier la condition:

$$0,90 \leq \frac{|\bar{U}_1|}{|\bar{U}_2|} = \frac{|Z_1|}{|Z_2|} \leq 1,10$$

Si cette condition est satisfaite à toutes les fréquences, l'essai de symétrie est réussi.

Si cette condition n'est pas satisfaite, ajouter C_3 (3 ou 4) entre ASI+ et M ou ASI- et M, le condensateur externe pour l'essai de symétrie $C_S = 30 \text{ pF}$ pour tous les maîtres.

d) La procédure d'essai de symétrie doit être réalisée aux fréquences de 50 kHz, 100 kHz, 150 kHz, 200 kHz, 250 kHz et 300 kHz.

9.6.4.4 Evaluation

L'essai de symétrie est satisfaisant si la procédure d'essai (Figure 103) se termine avec "Symétrie OK" pour chaque fréquence d'essai.




Figure 103 – Procédure d'essai de symétrie

9.6.5 Instruction d'essai: Comportement à la mise sous tension

9.6.5.1 Généralités

En réalisant l'essai de comportement à la mise sous tension, le délai d'activation t_E du maître AS-i et sa consommation de courant doivent être vérifiés. Les réglages de l'oscilloscope peuvent être observés sur les oscillogrammes.

Les maîtres AS-i avec alimentation AS-i intégrée doivent avoir une alimentation interne accessible. Ils peuvent être arrêtés pour cet essai afin de pouvoir connecter l'alimentation AS-i externe.

9.6.5.2 Equipement de mesure et d'essai

Ceci doit comprendre:

- alimentation AS-i;
- alimentation variable;

- ampèremètre;
- oscilloscope;
- source de courant constant (KONST_I).

9.6.5.3 Retard à la mise sous tension

9.6.5.3.1 Généralités

La marque hors ligne du maître est réinitialisée (fonctionnement normal). 0 l'état initial, le maître n'est pas connecté à la ligne AS-i (interrupteur S ouvert). Le maître doit communiquer avec les esclaves au plus tôt 1 s après fermeture de l'interrupteur S. L'oscilloscope doit être déclenché par le front montant de la tension d'alimentation sur la ligne AS-i. Le début de la communication est représenté sur l'oscilloscope via l'activation de la détection de crête et le couplage en courant continu.

9.6.5.3.2 Circuit d'essai




Figure 104 – Circuit d'essai – Retard à la mise sous tension




Figure 105 – Oscillogramme de retard à la mise sous tension (exemple)

9.6.5.3.3 Evaluation

Le temps t_E doit être déterminé à partir de l'oscillogramme. Il doit être inférieur à 1,00 s.

9.6.5.4 Consommation de courant

9.6.5.4.1 Généralités

Si le maître est alimenté (voir circuit de la Figure 106) avec un courant correspondant à la consommation totale de courant telle que spécifiée dans la documentation +12,5 mA (avec une précision de $\pm 2,5$ mA), le maître doit avoir atteint une tension de fonctionnement de 26,5 V en 1 s après fermeture de l'interrupteur S (Figure 107). La valeur de la tension de fonctionnement finale à atteindre doit être de 30 V à la sortie du circuit avec un courant constant.

9.6.5.4.2 Circuit d'essai




Figure 106 – Synoptique de la mesure de la consommation de courant du maître AS-i




Figure 107 – Source de courant constant avec sortie de déclencheur (KONST_I)




Figure 108 – Oscillogramme de consommation de courant (exemple)

9.6.5.4.3 Evaluation

Le temps t doit être déterminé à partir de l'oscillogramme selon la Figure 108. Il doit être inférieur à 1 s.

9.6.6 Comportement logique au démarrage

9.6.6.1 Généralités

Ces instructions d'essai vérifient le comportement logique du maître au démarrage ainsi qu'en mode protégé et dans le mode de configuration. A cet effet, le maître doit fonctionner dans un réseau AS-i. Le circuit d'essai et la procédure d'essai sont identiques pour le maître classique et le maître étendu. Les différentes réactions sont prises en compte lors de l'évaluation.

9.6.6.2 Equipement de mesure et d'essai

Ceci doit comprendre:

- Maître AS-i;
- Alimentation AS-i;
- Esclaves AS-i (nombre dépendant du circuit d'essai ou de l'esclave d'essai logique);
- Moniteur de bus AS-i.

9.6.6.3 Circuit d'essai




Figure 109 – Circuit d'essai pour vérification du fonctionnement au démarrage

La Figure 109 représente le circuit d'essai pour vérification du comportement logique du maître AS-i au démarrage. Les esclaves requis doivent être connectés au réseau AS-i avec les réglages correspondants conformément à la procédure d'essai. L'échange de données doit être surveillé via le moniteur de bus.

9.6.6.4 Procédure d'essai

Les actions suivantes doivent être réalisées.

9.6.6.4.1 Fonctionnement protégé, paramètres projetés = 0xF

a) Vérifier le comportement au démarrage sans erreur

Les esclaves suivants sont dans le réseau et sont correctement projetés:

- Adresses classiques: 1, 2, 4, 6, 7, 9, 10, 12, 15, 17, 20, 22, 24, 26, 27, 28, 29, 30, 31
- Adresses A: 3A, 5A, 13A, 16A, 21A, 25A
- Adresses B: 5B, 8B, 14B, 16B, 23B, 25B (les adresses B ne sont projetées que dans le maître étendu).

b) Vérifier le comportement au démarrage comme en a) mais avec esclave 10 manquant.

c) Vérifier le comportement au démarrage comme en a) mais avec code ID erroné de l'esclave 10.

d) Vérifier le comportement au démarrage comme en a) mais avec la configuration E/S erronée de l'esclave 10.

e) Vérifier le comportement au démarrage comme en a) mais avec l'esclave supplémentaire 0.

f) Vérifier le comportement au démarrage comme en a) mais avec l'esclave supplémentaire 18.

- g) Vérifier le comportement au démarrage comme en b) mais avec l'esclave supplémentaire 0 avec données de configuration correctes pour l'esclave 10 manquant.
- h) Vérifier le comportement au démarrage comme en a) mais avec l'esclave supplémentaire 10, qui répond au Read_ID_Code avec une erreur de parité.
- i) Vérifier le comportement au démarrage comme en a) mais avec défaillance de l'alimentation lors de la phase d'activation.

Les deux points suivants ne sont vérifiés que pour le maître étendu:

- j) Vérifier le comportement au démarrage comme en a) mais avec le code ID1 ext. de l'esclave 5A erroné.
- k) Vérifier le comportement au démarrage comme en a) mais avec l'esclave 16B manquant et l'esclave supplémentaire 0 (bit I3 du code ext.ID1 égal à 0) avec les données de configuration de l'esclave 16B correctes.

La séquence de messages doit être vérifiée via le moniteur de bus.

L'appareil de commande doit activer les marques conformément à la PICS.

9.6.6.4.2 Mode de configuration

Toutes les vérifications de 9.6.6.4.1 doivent également être réalisées en mode de configuration.

9.6.6.5 Evaluation

Un maître classique doit communiquer avec tous les esclaves classiques et avec tous les esclaves A, un maître étendu doit communiquer avec tous les esclaves.

Toutes les vérifications doivent être réalisées conformément à la spécification du maître AS-i.

Une impression des enregistrements du moniteur doit être jointe en cas d'erreurs.

9.6.7 Comportement logique en fonctionnement normal

9.6.7.1 Généralités

Ces instructions d'essai doivent vérifier le comportement logique du maître en fonctionnement normal. Le circuit d'essai et la procédure d'essai sont identiques pour le maître classique et le maître étendu. Les différentes réactions sont prises en compte lors de l'évaluation.

9.6.7.2 Equipement de mesure et d'essai

Ceci doit comprendre:

- Maître AS-i;
- Alimentation AS-i;
- Esclaves AS-i (nombre dépendant du circuit d'essai ou de l'esclave d'essai logique);
- Moniteur de bus AS-i.

9.6.7.3 Circuit d'essai




Figure 110 – Circuit d'essai pour vérification en fonctionnement normal

La Figure 110 représente le circuit d'essai pour vérification du comportement logique du maître AS-i en fonctionnement normal. Les esclaves requis doivent être connectés au réseau AS-i avec les réglages correspondants selon le circuit d'essai. L'échange de données doit être surveillé via le moniteur de bus.

9.6.7.4 Procédure d'essai

Les actions suivantes doivent être réalisées.

Mode protégé, paramètres projetés = F_{hex}

- a) Vérifier le comportement sans erreur.
Les mêmes esclaves décrits en 9.6.6.4.1 sont dans le réseau.
Echange de données actif.
- b) Vérifier le comportement comme en a) mais avec l'esclave 10 représentant 1, 2, 3, 4, 5, 6 ... erreurs de transmission subséquentes, puis défaillance totale.
- c) Vérifier le comportement comme en a) mais avec l'esclave supplémentaire 18 qui n'est pas projeté.
- d) Vérifier le comportement comme en a) mais avec l'esclave 10 manquant.
- e) Vérifier le comportement, lorsque l'esclave 10 est inséré avec des données précédemment projetées par le maître.
- f) Vérifier le comportement lorsque l'esclave 10 est inséré avec une configuration modifiée.
- g) Vérifier l'adressage automatique
état initial: Projeter les esclaves selon a), retirer l'esclave 10, c'est-à-dire: Config=NOK, mode protégé, Auto Prog Dispo, Auto Prog, fonctionnement normal.
- h) Insérer l'esclave 0 avec la configuration de l'esclave retiré 10.
- i) Insérer l'esclave 0 avec configuration erronée (c'est-à-dire avec un profil différent du profil de l'esclave retiré).
- j) Comme en e) et en plus retrait de l'esclave 6.
- k) Insérer l'esclave 0 avec configuration correcte de l'esclave 10.
- l) Comme en e) et insérer l'esclave 0 avec configuration erronée.

Les deux points suivants ne sont vérifiés que pour le maître étendu:

- m) Vérifier le comportement comme en a) mais avec l'esclave 16B représentant 1, 2, 3, 4, 5, 6 ... erreurs de transmission subséquentes, puis défaillance totale.
- n) Vérifier l'adressage automatique
état initial: Projeter les esclaves selon a), retirer l'esclave 8B, c'est-à-dire Config=NOK, mode protégé, Auto Prog Dispo, Auto Prog, fonctionnement normal.
- o) Insérer l'esclave 0 avec configuration de l'esclave retiré 8B.
- p) Insérer l'esclave 0 avec configuration erronée (c'est-à-dire avec un profil différent du profil de l'esclave retiré).

q) Comme en g) et en plus retrait de l'esclave 5A.

9.6.7.5 Evaluation

Un maître classique doit communiquer avec tous les esclaves classiques et avec tous les esclaves A. Un échange de données doit être réalisé avec ces esclaves dans chaque cycle AS-i.

Un maître étendu doit communiquer avec tous les esclaves et les données d'échange avec les esclaves décrites dans la présente norme en 8.5.

Ni un maître classique ni un maître étendu ne doit afficher une erreur de configuration selon a) de 8.5.2.5.

Toutes les vérifications doivent être conformes à la spécification du maître AS-i.

Une impression des enregistrements du moniteur doit être jointe en cas d'erreurs.

9.6.8 Temps de réponse

9.6.8.1 Généralités

Cette instruction d'essai doit vérifier si le temps du cycle de 5 ms est respecté sur tout le réseau AS-i ou le comportement du maître avec un seul esclave (temps du cycle raccourci ou insertion de messages factices).

9.6.8.2 Equipement de mesure et d'essai

Ceci doit comprendre:

- Maître AS-i;
- Alimentation AS-i;
- Réseau de référence AS-i (nombre d'esclaves dépendant du circuit d'essai);
- Moniteur de bus AS-i.

9.6.8.3 Circuit d'essai




Figure 111 – Circuit d'essai

La Figure 111 représente le circuit d'essai du temps de réponse du maître AS-i. Les esclaves nécessaires doivent être connectés au réseau AS-i en fonction des exigences représentées dans le circuit d'essai. La communication sur la ligne AS-i doit être surveillée via un moniteur de bus AS-i.

9.6.8.4 Procédure d'essai

Les actions suivantes doivent être réalisées:

Les conditions suivantes du temps de réponse du maître (cycle AS-i) doivent être vérifiées:

- 28 esclaves classiques et 3 paires d'esclaves A/B dans la LAS;
- un esclave classique est manquant, exécution de la fonction d'adressage automatique;
- un esclave B est manquant, exécution de la fonction d'adressage automatique (uniquement pour le maître étendu);
- 1 esclave classique dans la LAS.

9.6.8.5 Evaluation

Le temps de réponse du maître doit être évalué via le moniteur de bus en fonction de la conformité à la présente norme et à la spécification de produit. Le maître doit démarrer une requête après une réponse de l'esclave dans une fenêtre dans un délai de 8 μ s à 14 μ s.

9.6.9 Essai supplémentaire pour les maîtres prenant en charge des transactions combinées

En cours d'étude.

IECNORM.COM : Click to view the full PDF of IEC 62026-2:2008

Annex A (normative)

Profils d'esclaves

La présente annexe donne les informations spécifiques concernant la définition des profils pour les esclaves AS-i. Elle explique le concept de profil et donne les caractéristiques particulières des profils individuels d'esclaves.

A.1 Introduction

Le système AS-i prend en charge la communication de quatre bits de données E/S et quatre bits de paramètres entre le maître et les esclaves individuels. Pour chaque esclave, il y a seize configurations différentes pour les bits de données E/S, c'est-à-dire que les bits peuvent être définis comme entrée, sortie, bidirectionnel ou, s'ils ne sont pas configurés, à trois états. En plus, deux esclaves particuliers avec la même configuration E/S peuvent avoir des significations différentes pour les bits de données et de paramètres.

Afin de faciliter l'utilisation dans les applications, l'AS-i définit des profils pour les esclaves. Les profils d'esclaves définissent l'utilisation des valeurs de données et de paramètres pour les applications les plus communes et leur attribuent des significations spécifiques.

Un profil d'esclave contient toutes les définitions et restrictions supplémentaires nécessaires à un esclave dans une application spécifiée.

Un profil d'esclave contient les données suivantes, bien définies et déterminées:

- la configuration E/S (code E/S) avec les significations des valeurs des données E/S et des paramètres;
- le code d'identification (code ID);
- la définition des significations des niveaux (FORT ou FAIBLE) des données E/S et des paramètres;
- la liste des exigences minimales pour la mise en application physique.

L'installation des esclaves selon les profils d'esclaves spécifiques peut être prise en charge par des ensembles fonctionnels classiques (s'ils existent) dans l'appareil de commande (automate). Le remplacement d'un esclave par un autre ayant le même profil ne doit nécessiter aucun changement dans le logiciel d'application, à condition que la spécification physique de l'esclave ancien et de l'esclave de remplacement soit identique dans l'application.

Le code d'identification de l'esclave est utilisé pour différencier des profils d'esclaves différents avec le même code E/S. Le code d'identification doit être mémorisé dans l'esclave en format non volatil et non modifiable.

A.2 Définitions

A.2.1

bit de données E/S

L'AS-i prend en charge une communication cyclique de 4 bits de données E/S entre le maître et l'esclave

A.2.2

bit de paramètres

l'AS-i prend en charge une communication acyclique de 4 bits de paramètres entre le maître et l'esclave

A.2.3

type d'E/S

chaque bit de données E/S d'un esclave est configuré comme entrée, sortie, bidirectionnel ou à trois états

A.2.4

code E/S

l'AS-i autorise 16 configurations différentes des types E/S pour les 4 bits de données E/S

NOTE Ces 16 configurations E/S différentes sont identifiées par le code E/S.

A.2.5

code ID et code ID2

code ID et code ID2 étendu (le cas échéant) identifiant le profil d'esclave auquel l'esclave d'une configuration E/S spécifique se conforme

A.2.6

niveau de l'appareil de commande

représentation du niveau logique (0/1) des entrées ou des sorties à l'interface entre le maître AS-i et l'appareil de commande

A.2.7

niveau AS-i

niveau logique (faible/fort) dans le système AS-i

NOTE Le niveau logique pour les bits E/S est inversé aux entrées du maître AS-i, c'est-à-dire que, pour les bits E/S, le niveau AS-i est l'inverse du niveau de l'appareil de commande (automate).

A.2.8

niveaux par défaut

par défaut, niveaux AS-i des bits de données E/S et des bits de paramètres

NOTE Ces niveaux sont forts.

A.2.9

signal physique

dans certains profils d'esclave, la signification utilise les termes "signal physique détecté" et "signal physique non détecté"

NOTE Dans ce contexte, le "signal physique détecté" est défini pour plusieurs groupes différents de capteurs binaires:

- pour les capteurs photoélectriques et à ultrasons: la lumière ou le son est détecté par l'élément de détection dans la plage spécifiée de géométrie, d'intensité ou de délai;
- pour les capteurs inductifs ou capacitifs: la fréquence ou l'amplitude de l'oscillateur interne est modifiée par la présence d'un objet dans la plage spécifiée;
- pour les capteurs de pression: la plus élevée de deux valeurs de pression est détectée par le capteur;
- pour les capteurs de débit: la plus élevée de deux valeurs de débit est détectée par le capteur;
- pour les capteurs de niveau: le capteur détecte la présence/niveau du support.

A.3 Récapitulatif des profils d'esclaves existants

A.3.1 Règles générales

Seuls les profils d'esclave définis dans la présente norme peuvent être utilisés. Tous les autres profils d'esclave sont réservés à une utilisation future.

Les profils ne différencient pas le mode E/S de données synchrone du mode E/S de données non synchrone. Si cette fonction peut être activée avec un appel de paramètre, P2=0 doit être utilisé pour activer le mode E/S de données synchrone.