

INTERNATIONAL STANDARD

NORME INTERNATIONALE

**Mechanical standardization of semiconductor devices –
Part 6-22: General rules for the preparation of outline drawings of surface
mounted semiconductor device packages – Design guide for semiconductor
packages Silicon Fine-pitch Ball Grid Array and Silicon Fine-pitch Land Grid
Array (S-FBGA and S-FLGA)**

**Normalisation mécanique des dispositifs à semiconducteurs –
Partie 6-22: Règles générales pour la préparation des dessins d'encombrement
des dispositifs à semiconducteurs à montage en surface – Guide de conception
pour les boîtiers matriciels à billes et à pas fins en silicium et boîtiers matriciels
à zone de contact plate et à pas fins en silicium (S-FBGA et S-FLGA)**



THIS PUBLICATION IS COPYRIGHT PROTECTED

Copyright © 2012 IEC, Geneva, Switzerland

All rights reserved. Unless otherwise specified, no part of this publication may be reproduced or utilized in any form or by any means, electronic or mechanical, including photocopying and microfilm, without permission in writing from either IEC or IEC's member National Committee in the country of the requester.

If you have any questions about IEC copyright or have an enquiry about obtaining additional rights to this publication, please contact the address below or your local IEC member National Committee for further information.

Droits de reproduction réservés. Sauf indication contraire, aucune partie de cette publication ne peut être reproduite ni utilisée sous quelque forme que ce soit et par aucun procédé, électronique ou mécanique, y compris la photocopie et les microfilms, sans l'accord écrit de la CEI ou du Comité national de la CEI du pays du demandeur.

Si vous avez des questions sur le copyright de la CEI ou si vous désirez obtenir des droits supplémentaires sur cette publication, utilisez les coordonnées ci-après ou contactez le Comité national de la CEI de votre pays de résidence.

IEC Central Office
3, rue de Varembe
CH-1211 Geneva 20
Switzerland

Tel.: +41 22 919 02 11
Fax: +41 22 919 03 00
info@iec.ch
www.iec.ch

About the IEC

The International Electrotechnical Commission (IEC) is the leading global organization that prepares and publishes International Standards for all electrical, electronic and related technologies.

About IEC publications

The technical content of IEC publications is kept under constant review by the IEC. Please make sure that you have the latest edition, a corrigenda or an amendment might have been published.

Useful links:

IEC publications search - www.iec.ch/searchpub

The advanced search enables you to find IEC publications by a variety of criteria (reference number, text, technical committee,...).

It also gives information on projects, replaced and withdrawn publications.

IEC Just Published - webstore.iec.ch/justpublished

Stay up to date on all new IEC publications. Just Published details all new publications released. Available on-line and also once a month by email.

Electropedia - www.electropedia.org

The world's leading online dictionary of electronic and electrical terms containing more than 30 000 terms and definitions in English and French, with equivalent terms in additional languages. Also known as the International Electrotechnical Vocabulary (IEV) on-line.

Customer Service Centre - webstore.iec.ch/csc

If you wish to give us your feedback on this publication or need further assistance, please contact the Customer Service Centre: csc@iec.ch.

A propos de la CEI

La Commission Electrotechnique Internationale (CEI) est la première organisation mondiale qui élabore et publie des Normes internationales pour tout ce qui a trait à l'électricité, à l'électronique et aux technologies apparentées.

A propos des publications CEI

Le contenu technique des publications de la CEI est constamment revu. Veuillez vous assurer que vous possédez l'édition la plus récente, un corrigendum ou amendement peut avoir été publié.

Liens utiles:

Recherche de publications CEI - www.iec.ch/searchpub

La recherche avancée vous permet de trouver des publications CEI en utilisant différents critères (numéro de référence, texte, comité d'études,...).

Elle donne aussi des informations sur les projets et les publications remplacées ou retirées.

Just Published CEI - webstore.iec.ch/justpublished

Restez informé sur les nouvelles publications de la CEI. Just Published détaille les nouvelles publications parues. Disponible en ligne et aussi une fois par mois par email.

Electropedia - www.electropedia.org

Le premier dictionnaire en ligne au monde de termes électroniques et électriques. Il contient plus de 30 000 termes et définitions en anglais et en français, ainsi que les termes équivalents dans les langues additionnelles. Egalement appelé Vocabulaire Electrotechnique International (VEI) en ligne.

Service Clients - webstore.iec.ch/csc

Si vous désirez nous donner des commentaires sur cette publication ou si vous avez des questions contactez-nous: csc@iec.ch.

INTERNATIONAL STANDARD

NORME INTERNATIONALE

**Mechanical standardization of semiconductor devices –
Part 6-22: General rules for the preparation of outline drawings of surface
mounted semiconductor device packages – Design guide for semiconductor
packages Silicon Fine-pitch Ball Grid Array and Silicon Fine-pitch Land Grid
Array (S-FBGA and S-FLGA)**

**Normalisation mécanique des dispositifs à semiconducteurs –
Partie 6-22: Règles générales pour la préparation des dessins d'encombrement
des dispositifs à semiconducteurs à montage en surface – Guide de conception
pour les boîtiers matriciels à billes et à pas fins en silicium et boîtiers matriciels
à zone de contact plate et à pas fins en silicium (S-FBGA et S-FLGA)**

INTERNATIONAL
ELECTROTECHNICAL
COMMISSION

COMMISSION
ELECTROTECHNIQUE
INTERNATIONALE

PRICE CODE
CODE PRIX

Q

ICS 31.080.01

ISBN 978-2-83220-526-6

**Warning! Make sure that you obtained this publication from an authorized distributor.
Attention! Veuillez vous assurer que vous avez obtenu cette publication via un distributeur agréé.**

CONTENTS

FOREWORD.....	3
1 Scope.....	5
2 Normative references	5
3 Terms and definitions	5
4 Terminal position numbering.....	5
5 Code of package nominal dimensions.....	5
6 Symbols and drawings.....	6
7 Dimensions	9
7.1 Group 1.....	9
7.2 Group 2.....	11
8 Combination list of D , E , M_D , and M_E	12
Bibliography.....	17
Figure 1 – S-FBGA outline	6
Figure 2 – S-FLGA outline	7
Figure 3 – Mechanical gauge drawing ^{e)}	8
Figure 4 – Array of terminal-existence areas ^{f)}	8
Table 1 – Dimensions and tolerances in Group 1	9
Table 2 – Dimensions and tolerances of Group 2	11
Table 3 – $e = 0,80$ mm pitch S-FBGA and S-FLGA.....	12
Table 4 – $e = 0,65$ mm pitch S-FBGA and S-FLGA.....	12
Table 5 – $e = 0,50$ mm pitch S-FBGA and S-FLGA.....	13
Table 6 – $e = 0,40$ mm pitch S-FBGA and S-FLGA.....	14
Table 7 – $e = 0,30$ mm pitch S-FBGA and S-FLGA.....	15
Table 8 – $e = 0,25$ mm pitch S-FLGA	16

INTERNATIONAL ELECTROTECHNICAL COMMISSION

MECHANICAL STANDARDIZATION OF SEMICONDUCTOR DEVICES –

**Part 6-22: General rules for the preparation of outline drawings
of surface mounted semiconductor device packages –
Design guide for semiconductor packages Silicon Fine-pitch Ball Grid
Array and Silicon Fine-pitch Land Grid Array (S-FBGA and S-FLGA)**

FOREWORD

- 1) The International Electrotechnical Commission (IEC) is a worldwide organization for standardization comprising all national electrotechnical committees (IEC National Committees). The object of IEC is to promote international co-operation on all questions concerning standardization in the electrical and electronic fields. To this end and in addition to other activities, IEC publishes International Standards, Technical Specifications, Technical Reports, Publicly Available Specifications (PAS) and Guides (hereafter referred to as "IEC Publication(s)"). Their preparation is entrusted to technical committees; any IEC National Committee interested in the subject dealt with may participate in this preparatory work. International, governmental and non-governmental organizations liaising with the IEC also participate in this preparation. IEC collaborates closely with the International Organization for Standardization (ISO) in accordance with conditions determined by agreement between the two organizations.
- 2) The formal decisions or agreements of IEC on technical matters express, as nearly as possible, an international consensus of opinion on the relevant subjects since each technical committee has representation from all interested IEC National Committees.
- 3) IEC Publications have the form of recommendations for international use and are accepted by IEC National Committees in that sense. While all reasonable efforts are made to ensure that the technical content of IEC Publications is accurate, IEC cannot be held responsible for the way in which they are used or for any misinterpretation by any end user.
- 4) In order to promote international uniformity, IEC National Committees undertake to apply IEC Publications transparently to the maximum extent possible in their national and regional publications. Any divergence between any IEC Publication and the corresponding national or regional publication shall be clearly indicated in the latter.
- 5) IEC itself does not provide any attestation of conformity. Independent certification bodies provide conformity assessment services and, in some areas, access to IEC marks of conformity. IEC is not responsible for any services carried out by independent certification bodies.
- 6) All users should ensure that they have the latest edition of this publication.
- 7) No liability shall attach to IEC or its directors, employees, servants or agents including individual experts and members of its technical committees and IEC National Committees for any personal injury, property damage or other damage of any nature whatsoever, whether direct or indirect, or for costs (including legal fees) and expenses arising out of the publication, use of, or reliance upon, this IEC Publication or any other IEC Publications.
- 8) Attention is drawn to the Normative references cited in this publication. Use of the referenced publications is indispensable for the correct application of this publication.
- 9) Attention is drawn to the possibility that some of the elements of this IEC Publication may be the subject of patent rights. IEC shall not be held responsible for identifying any or all such patent rights.

International Standard IEC 60191-6-22 has been prepared by subcommittee 47D: Semiconductor packaging, of IEC technical committee 47: Semiconductor devices.

The text of this standard is based on the following documents:

CDV	Report on voting
47D/812/CDV	47D/820/RVC

Full information on the voting for the approval of this standard can be found in the report on voting indicated in the above table.

This publication has been drafted in accordance with the ISO/IEC Directives, Part 2.

A list of all the parts in the IEC 60191 series, under the general title *Mechanical standardization of semiconductor devices*, can be found on the IEC website.

The committee has decided that the contents of this publication will remain unchanged until the stability date indicated on the IEC web site under "<http://webstore.iec.ch>" in the data related to the specific publication. At this date, the publication will be

- reconfirmed,
- withdrawn,
- replaced by a revised edition, or
- amended.

IECNORM.COM : Click to view the full PDF of IEC 60191-6-22:2012

MECHANICAL STANDARDIZATION OF SEMICONDUCTOR DEVICES –

Part 6-22: General rules for the preparation of outline drawings of surface mounted semiconductor device packages – Design guide for semiconductor packages Silicon Fine-pitch Ball Grid Array and Silicon Fine-pitch Land Grid Array (S-FBGA and S-FLGA)

1 Scope

This part of IEC 60191 provides the outline drawings and dimensions common to silicon-based package structures and materials of ball grid array packages (BGA) and land grid array packages (LGA).

2 Normative references

The following documents, in whole or in part, are normatively referenced in this document and are indispensable for its application. For dated references, only the edition cited applies. For undated references, the latest edition of the referenced document (including any amendments) applies.

Void

3 Terms and definitions

For the purpose of this document, the following terms and definitions apply.

3.1

S-FBGA

FBGA composed of silicon die, dielectric layer(s) on the die, rerouting wires from the die pads to outer balls on the dielectric layer(s), and outer balls with heights more than 0,1 mm

3.2

S-FLGA

FLGA composed of silicon die, dielectric layer(s) on the die, rerouting wires from the die pads to outer lands on the dielectric layer(s), and outer lands with heights of 0,1 mm or less

4 Terminal position numbering

When a package is viewed from the terminal side with the index corner in the bottom left corner position, terminal rows are lettered from bottom to top starting with A, then B, C..., AA, AB, etc., whereas terminal columns are numbered from left to right starting with 1. Terminal positions are designated by a row-column grid system and shown as alphanumeric identification, e.g., A1, B1.


The letters I, O, Q, S, X and Z shall not be used for naming the terminal rows.

5 Code of package nominal dimensions

A code of package nominal dimensions is defined as the combination of package width *E* and length *D* which are shown in the second decimal place in millimeter.

6 Symbols and drawings

Symbols and drawings are shown in Figures 1, 2, 3 and 4.






Figure 2 – S-FLGA outline




Figure 3 – Mechanical gauge drawing^{e)}




Figure 4 – Array of terminal-existence areas^{f)}

Footnotes relating to Figures 1 to 4

- a) Datum **[S]** is the seating plane on which a package stays.
- b) The hatched zone is an index-marking area indicating A1 corner.
- c) True positional tolerances of terminals, x_1 and x_2 , are applied to all terminals.
- d) The terminal diameter b is the maximum diameter of the ball as measured in a plane parallel to the seating plane.
- e) An array of terminal-existence areas with regard to the datum **[S]**, **[A]**, and **[B]** is shown in the mechanical gauge drawing in Figure 3.
- f) The array of terminal-existence areas with regard to the datum **[S]** is shown in Figure 4.

7 Dimensions

7.1 Group 1

Group 1 dimensions are shown in Table 1.

Table 1 – Dimensions and tolerances in Group 1

Dimensions in millimeters

Term	Symbol	Specification	Recommended value	Notes																																			
Code of package nominal dimensions	$E \times D$	Code of package nominal dimension is defined as the combination of package width E and length D , which are shown in the second decimal place in millimeter.	–	–																																			
Package length	D	Package length is shown in the second decimal place in millimeter. Package length D_{nom} Minimum 0,50 Maximum 10,00 Tolerance v_D $\pm 0,05$	–	v_D denotes tolerance.																																			
Package width	E	Package width is shown in the second decimal place in millimeter. Package width E_{nom} Minimum 0,50 Maximum 10,00 Tolerance v_E $\pm 0,05$	$-M_D, M_E$	v_E denotes tolerance.																																			
Profile height	A	When $A \leq 0,65$, the tolerance of nominal height is $\pm 0,07$. When $0,80 \leq A \leq 1,0$, the tolerance of nominal height is $\pm 0,10$. A shall not exceed 1,0.	–	A includes package warpage and tilt allowances.																																			
Stand-off height	A_1	1) For S-FBGA: <table border="1"> <thead> <tr> <th>e</th><th>b_{nom}</th><th>min</th><th>nom</th><th>max</th></tr> </thead> <tbody> <tr> <td>0,80</td><td>0,50</td><td>0,35</td><td>0,40</td><td>0,45</td></tr> <tr> <td>0,80</td><td>0,45</td><td>0,30</td><td>0,35</td><td>0,40</td></tr> <tr> <td>0,65</td><td>0,40</td><td>0,28</td><td>0,33</td><td>0,38</td></tr> <tr> <td>0,50</td><td>0,30</td><td>0,20</td><td>0,25</td><td>0,30</td></tr> <tr> <td>0,40</td><td>0,25</td><td>0,15</td><td>0,20</td><td>0,25</td></tr> <tr> <td>0,30</td><td>0,20</td><td>0,10</td><td>0,15</td><td>0,20</td></tr> </tbody> </table> For low stand-off S-FBGA: $A_1 \leq 0,20$ 2) For S-FLGA: $A_1 \leq 0,10$	e	b_{nom}	min	nom	max	0,80	0,50	0,35	0,40	0,45	0,80	0,45	0,30	0,35	0,40	0,65	0,40	0,28	0,33	0,38	0,50	0,30	0,20	0,25	0,30	0,40	0,25	0,15	0,20	0,25	0,30	0,20	0,10	0,15	0,20	–	–
e	b_{nom}	min	nom	max																																			
0,80	0,50	0,35	0,40	0,45																																			
0,80	0,45	0,30	0,35	0,40																																			
0,65	0,40	0,28	0,33	0,38																																			
0,50	0,30	0,20	0,25	0,30																																			
0,40	0,25	0,15	0,20	0,25																																			
0,30	0,20	0,10	0,15	0,20																																			

Table 1 (Continued)

Dimensions in millimeters

Term	Symbol	Specification	Recommended value	Notes
Terminal pitch	e	e = 0,80 0,65 0,50 0,40 0,30 0,25	—	—
Terminal diameter	b	1) For S-FBGA: e minnommax 0,800,450,500,55 0,800,400,450,50 0,650,350,400,45 0,500,250,300,35 0,400,200,250,30 0,300,170,200,23 2) For S-FLGA: e minnommax 0,800,350,400,45 0,650,280,330,38 0,500,200,250,30 0,400,150,200,25 0,300,120,150,18 0,250,100,130,16 e nom 0,800,50 0,650,40 0,500,30 0,400,25 0,300,20	—	—
Datum-based positional tolerance of terminals	x ₁	x ₁ = 0,08	—	—
Relative positional tolerance of terminals	x ₂	e x₂ 0,800,08 0,650,08 0,500,05 0,400,05 0,300,03 0,250,03	—	—

Table 1 (Continued)

Dimensions in millimeters

Term	Symbol	Specification	Recommended value	Notes
Coplanarity	y	$\begin{array}{c} \boxed{e} \quad y \\ \hline 0,80 \quad 0,10 \\ 0,65 \quad 0,08 \\ 0,50 \quad 0,05 \\ 0,40 \quad 0,05 \\ 0,30 \quad 0,05 \\ 0,25 \quad 0,05 \end{array}$	–	–
Parallelism of the top surface	y_1	$y_1 = 0,08$	–	–
Number of terminals	n	$n = \begin{array}{l} M_E \times M_D \\ (M_E - 1) \times M_D \\ M_E \times (M_D - 1) \\ (M_E - 1) \times (M_D - 1) \end{array}$	–	Numbers of matrices in M_E and M_D are shown in Table 3.
Maximum matrix size in length	M_D			
Maximum matrix size in width	M_E			
		$M_E \leq (E - b_{\max} - v_E - x_1 - x_2) / \boxed{e} + 1$ $M_D \leq (D - b_{\max} - v_D - x_1 - x_2) / \boxed{e} + 1$		

7.2 Group 2

Group 2 dimensions are shown in Table 2.

Table 2 – Dimensions and tolerances of Group 2

Dimensions in millimeters

Term	Symbol	Specification	Recommended value	Notes
Overhang dimension in length	Z_D	$Z_D = [D_{\text{nom}} - (M_D - 1) \times \boxed{e}] / 2$	–	Reference value
Overhang dimension in width	Z_E	$Z_E = [E_{\text{nom}} - (M_E - 1) \times \boxed{e}] / 2$	–	Reference value
Datum-defined terminal-existence area	b_3	$b_3 = b_{\max} + x_1$	–	–
Relative terminal-existence area	b_4	$b_4 = b_{\max} + x_2$	–	–

8 Combination list of D , E , M_D , and M_E

Combination lists of D , E , M_D , and M_E are shown in the following Tables 3, 4, 5, 6, 7 and 8.

Table 3 – $e = 0,80$ mm pitch S-FBGA and S-FLGA

BGA $b_{\max} = 0,55$			BGA $b_{\max} = 0,50$			LGA $b_{\max} = 0,45$		
D or E mm	M_D or M_E	$M_D - 1$ or $M_E - 1$	D or E mm	M_D or M_E	$M_D - 1$ or $M_E - 1$	D or E mm	M_D or M_E	$M_D - 1$ or $M_E - 1$
1,56 – 2,35	2	–	1,51 – 2,30	2	–	1,46 – 2,25	2	–
2,36 – 3,15	3	2	2,31 – 3,10	3	2	2,26 – 3,05	3	2
3,16 – 3,95	4	3	3,11 – 3,90	4	3	3,06 – 3,85	4	3
3,96 – 4,75	5	4	3,91 – 4,70	5	4	3,86 – 4,65	5	4
4,76 – 5,55	6	5	4,71 – 5,50	6	5	4,66 – 5,45	6	5
5,56 – 6,35	7	6	5,51 – 6,30	7	6	5,46 – 6,25	7	6
6,36 – 7,15	8	7	6,31 – 7,10	8	7	6,26 – 7,05	8	7
7,16 – 7,95	9	8	7,11 – 7,90	9	8	7,06 – 7,85	9	8
7,96 – 8,75	10	9	7,91 – 8,70	10	9	7,86 – 8,65	10	9
8,76 – 9,55	11	10	8,71 – 9,50	11	10	8,66 – 9,45	11	10
9,56 – 10,35	12	11	9,51 – 10,30	12	11	9,46 – 10,25	12	11

Table 4 – $e = 0,65$ mm pitch S-FBGA and S-FLGA

BGA $b_{\max} = 0,45$			LGA $b_{\max} = 0,38$		
D or E mm	M_D or M_E	$M_D - 1$ or $M_E - 1$	D or E mm	M_D or M_E	$M_D - 1$ or $M_E - 1$
1,31 – 1,95	2	–	1,24 – 1,88	2	–
1,96 – 2,60	3	2	1,89 – 2,53	3	2
2,61 – 3,25	4	3	2,54 – 3,18	4	3
3,26 – 3,90	5	4	3,19 – 3,83	5	4
3,91 – 4,55	6	5	3,84 – 4,48	6	5
4,56 – 5,20	7	6	4,49 – 5,13	7	6
5,21 – 5,85	8	7	5,14 – 5,78	8	7
5,86 – 6,50	9	8	5,79 – 6,43	9	8
6,51 – 7,15	10	9	6,44 – 7,08	10	9
7,16 – 7,80	11	10	7,09 – 7,73	11	10
7,81 – 8,45	12	11	7,74 – 8,38	12	11
8,46 – 9,10	13	12	8,39 – 9,03	13	12
9,11 – 9,75	14	13	9,04 – 9,68	14	13
9,76 – 10,40	15	14	9,69 – 10,33	15	14

Table 5 – $e = 0,50$ mm pitch S-FBGA and S-FLGA

BGA $b_{max} = 0,35$			LGA $b_{max} = 0,30$		
D or E mm	M_D or M_E	M_{D-1} or M_{E-1}	D or E mm	M_D or M_E	M_{D-1} or M_{E-1}
1,03 – 1,52	2	–	0,98 – 1,47	2	–
1,53 – 2,02	3	2	1,48 – 1,97	3	2
2,03 – 2,52	4	3	1,98 – 2,47	4	3
2,53 – 3,02	5	4	2,48 – 2,97	5	4
3,03 – 3,52	6	5	2,98 – 3,47	6	5
3,53 – 4,02	7	6	3,48 – 3,97	7	6
4,03 – 4,52	8	7	3,98 – 4,47	8	7
4,53 – 5,02	9	8	4,48 – 4,97	9	8
5,03 – 5,52	10	9	4,98 – 5,47	10	9
5,53 – 6,02	11	10	5,48 – 5,97	11	10
6,03 – 6,52	12	11	5,98 – 6,47	12	11
6,53 – 7,02	13	12	6,48 – 6,97	13	12
7,03 – 7,52	14	13	6,98 – 7,47	14	13
7,53 – 8,02	15	14	7,48 – 7,97	15	14
8,03 – 8,52	16	15	7,98 – 8,47	16	15
8,53 – 9,02	17	16	8,48 – 8,97	17	16
9,03 – 9,52	18	17	8,98 – 9,47	18	17
9,53 – 10,02	19	18	9,48 – 9,97	19	18
			9,98 – 10,47	20	19

Table 6 – $e = 0,40$ mm pitch S-FBGA and S-FLGA

BGA $b_{max} = 0,30$			LGA $b_{max} = 0,25$		
D or E mm	M_D or M_E	M_{D-1} or M_{E-1}	D or E mm	M_D or M_E	M_{D-1} or M_{E-1}
0,88 – 1,27	2	–	0,83 – 1,22	2	–
1,28 – 1,67	3	2	1,23 – 1,62	3	2
1,68 – 2,07	4	3	1,63 – 2,02	4	3
2,08 – 2,47	5	4	2,03 – 2,42	5	4
2,48 – 2,87	6	5	2,43 – 2,82	6	5
2,88 – 3,27	7	6	2,83 – 3,22	7	6
3,28 – 3,67	8	7	3,23 – 3,62	8	7
3,68 – 4,07	9	8	3,63 – 4,02	9	8
4,08 – 4,47	10	9	4,03 – 4,42	10	9
4,48 – 4,87	11	10	4,43 – 4,82	11	10
4,88 – 5,27	12	11	4,83 – 5,22	12	11
5,28 – 5,67	13	12	5,23 – 5,62	13	12
5,68 – 6,07	14	13	5,63 – 6,02	14	13
6,08 – 6,47	15	14	6,03 – 6,42	15	14
6,48 – 6,87	16	15	6,43 – 6,82	16	15
6,88 – 7,27	17	16	6,83 – 7,22	17	16
7,28 – 7,67	18	17	7,23 – 7,62	18	17
7,68 – 8,07	19	18	7,63 – 8,02	19	18
8,08 – 8,47	20	19	8,03 – 8,42	20	19
8,48 – 8,87	21	20	8,43 – 8,82	21	20
8,88 – 9,27	22	21	8,83 – 9,22	22	21
9,28 – 9,67	23	22	9,23 – 9,62	23	22
9,68 – 10,07	24	23	9,63 – 10,02	24	23

Table 7 – $e = 0,30$ mm pitch S-FBGA and S-FLGA

BGA $b_{\max} = 0,23$			LGA $b_{\max} = 0,18$		
D or E mm	M_D or M_E	$M_D - 1$ or $M_E - 1$	D or E mm	M_D or M_E	$M_D - 1$ or $M_E - 1$
0,69 – 0,98	2	–	0,64 – 0,93	2	–
0,99 – 1,28	3	2	0,94 – 1,23	3	2
1,29 – 1,58	4	3	1,24 – 1,53	4	3
1,59 – 1,88	5	4	1,54 – 1,83	5	4
1,89 – 2,18	6	5	1,84 – 2,13	6	5
2,19 – 2,48	7	6	2,14 – 2,43	7	6
2,49 – 2,78	8	7	2,44 – 2,73	8	7
2,79 – 3,08	9	8	2,74 – 3,03	9	8
3,09 – 3,38	10	9	3,04 – 3,33	10	9
3,39 – 3,68	11	10	3,34 – 3,63	11	10
3,69 – 3,98	12	11	3,64 – 3,93	12	11
3,99 – 4,28	13	12	3,94 – 4,23	13	12
4,29 – 4,58	14	13	4,24 – 4,53	14	13
4,59 – 4,88	15	14	4,54 – 4,83	15	14
4,89 – 5,18	16	15	4,84 – 5,13	16	15
5,19 – 5,48	17	16	5,14 – 5,43	17	16
5,49 – 5,78	18	17	5,44 – 5,73	18	17
5,79 – 6,08	19	18	5,74 – 6,03	19	18
6,09 – 6,38	20	19	6,04 – 6,33	20	19
6,39 – 6,68	21	20	6,34 – 6,63	21	20
6,69 – 6,98	22	21	6,64 – 6,93	22	21
6,99 – 7,28	23	22	6,94 – 7,23	23	22
7,29 – 7,58	24	23	7,24 – 7,53	24	23
7,59 – 7,88	25	24	7,54 – 7,83	25	24
7,89 – 8,18	26	25	7,84 – 8,13	26	25
8,19 – 8,48	27	26	8,14 – 8,43	27	26
8,49 – 8,78	28	27	8,44 – 8,73	28	27
8,79 – 9,08	29	28	8,74 – 9,03	29	28
9,09 – 9,38	30	29	9,04 – 9,33	30	29
9,39 – 9,68	31	30	9,34 – 9,63	31	30
9,69 – 9,98	32	31	9,64 – 9,93	32	31
9,99 – 10,28	33	32	9,94 – 10,23	33	32

Table 8 – $e = 0,25$ mm pitch S-FLGA

D or E mm	M_D or M_E	M_{D-1} or M_{E-1}	D or E mm	M_D or M_E	M_{D-1} or M_{E-1}
0,57 – 0,81	2	–	5,32 – 5,56	21	20
0,82 – 1,06	3	2	5,57 – 5,81	22	21
1,07 – 1,31	4	3	5,82 – 6,06	23	22
1,32 – 1,56	5	4	6,07 – 6,31	24	23
1,57 – 1,81	6	5	6,32 – 6,56	25	24
1,82 – 2,06	7	6	6,57 – 6,81	26	25
2,07 – 2,31	8	7	6,82 – 7,06	27	26
2,32 – 2,56	9	8	7,07 – 7,31	28	27
2,57 – 2,81	10	9	7,32 – 7,56	29	28
2,82 – 3,06	11	10	7,57 – 7,81	30	29
3,07 – 3,31	12	11	7,82 – 8,06	31	30
3,32 – 3,56	13	12	8,07 – 8,31	32	31
3,57 – 3,81	14	13	8,32 – 8,56	33	32
3,82 – 4,06	15	14	8,57 – 8,81	34	33
4,07 – 4,31	16	15	8,82 – 9,06	35	34
4,32 – 4,56	17	16	9,07 – 9,31	36	35
4,57 – 4,81	18	17	9,32 – 9,56	37	36
4,82 – 5,06	19	18	9,57 – 9,81	38	37
5,07 – 5,31	20	19	9,82 – 10,06	39	38

Bibliography

IEC 60191-6, *Mechanical standardization of semiconductor devices – Part 6: General rules for the preparation of outline drawings of surface mounted semiconductor device packages*

IEC 60191-6-5, *Mechanical standardization of semiconductor devices – Part 6-5: General rules for the preparation of outline drawings of surface mounted semiconductor device packages – Design guide for fine-pitch ball grid array (FBGA)*

IEC 60191-6-12, *Mechanical standardization of semiconductor devices – Part 6-12: General rules for the preparation of outline drawings of surface mounted semiconductor device packages – Design guidelines for fine-pitch land grid array (FLGA)*

IECNORM.COM : Click to view the full PDF of IEC 60191-6-22:2012

SOMMAIRE

AVANT-PROPOS	19
1 Domaine d'application	21
2 Références normatives	21
3 Termes et définitions	21
4 Numérotation des positions de bornes	21
5 Code des dimensions nominales de boîtier	22
6 Symboles et dessins	22
7 Dimensions	26
7.1 Groupe 1	26
7.2 Groupe 2	28
8 Liste de combinaisons de D , E , M_D , et M_E	28
Bibliographie	34
Figure 1 – Encombrement S-FBGA	23
Figure 2 – Encombrement S-FLGA	24
Figure 3 – Dessin de gabarit mécanique ^{e)}	25
Figure 4 – Matrice de zones d'existence de bornes ^{f)}	25
Tableau 1 – Dimensions et tolérances du Groupe 1	26
Tableau 2 – Dimensions et tolérances du Groupe 2	28
Tableau 3 – S-FBGA et S-FLGA, e = pas de 0,80 mm	29
Tableau 4 – S-FBGA et S-FLGA, e = pas de 0,65 mm	29
Tableau 5 – S-FBGA et S-FLGA, e = pas de 0,50 mm	30
Tableau 6 – S-FBGA et S-FLGA, e = pas de 0,40 mm	31
Tableau 7 – S-FBGA et S-FLGA, e = pas de 0,30 mm	32
Tableau 8 – S-FLGA, e = pas de 0,25 mm	33

COMMISSION ÉLECTROTECHNIQUE INTERNATIONALE

**NORMALISATION MÉCANIQUE DES DISPOSITIFS
À SEMICONDUCTEURS –****Partie 6-22: Règles générales pour la préparation des dessins
d'encombrement des dispositifs à semiconducteurs à montage en surface
– Guide de conception pour les boîtiers matriciels à billes et à pas fins en
silicium et boîtiers matriciels à zone de contact plate et à pas fins en
silicium (S-FBGA et S-FLGA)**

AVANT-PROPOS

- 1) La Commission Electrotechnique Internationale (CEI) est une organisation mondiale de normalisation composée de l'ensemble des comités électrotechniques nationaux (Comités nationaux de la CEI). La CEI a pour objet de favoriser la coopération internationale pour toutes les questions de normalisation dans les domaines de l'électricité et de l'électronique. A cet effet, la CEI – entre autres activités – publie des Normes internationales, des Spécifications techniques, des Rapports techniques, des Spécifications accessibles au public (PAS) et des Guides (ci-après dénommés "Publication(s) de la CEI"). Leur élaboration est confiée à des comités d'études, aux travaux desquels tout Comité national intéressé par le sujet traité peut participer. Les organisations internationales, gouvernementales et non gouvernementales, en liaison avec la CEI, participent également aux travaux. La CEI collabore étroitement avec l'Organisation Internationale de Normalisation (ISO), selon des conditions fixées par accord entre les deux organisations.
- 2) Les décisions ou accords officiels de la CEI concernant les questions techniques représentent, dans la mesure du possible, un accord international sur les sujets étudiés, étant donné que les Comités nationaux de la CEI intéressés sont représentés dans chaque comité d'études.
- 3) Les Publications de la CEI se présentent sous la forme de recommandations internationales et sont agréées comme telles par les Comités nationaux de la CEI. Tous les efforts raisonnables sont entrepris afin que la CEI s'assure de l'exactitude du contenu technique de ses publications; la CEI ne peut pas être tenue responsable de l'éventuelle mauvaise utilisation ou interprétation qui en est faite par un quelconque utilisateur final.
- 4) Dans le but d'encourager l'uniformité internationale, les Comités nationaux de la CEI s'engagent, dans toute la mesure possible, à appliquer de façon transparente les Publications de la CEI dans leurs publications nationales et régionales. Toutes divergences entre toutes Publications de la CEI et toutes publications nationales ou régionales correspondantes doivent être indiquées en termes clairs dans ces dernières.
- 5) La CEI elle-même ne fournit aucune attestation de conformité. Des organismes de certification indépendants fournissent des services d'évaluation de conformité et, dans certains secteurs, accèdent aux marques de conformité de la CEI. La CEI n'est responsable d'aucun des services effectués par les organismes de certification indépendants.
- 6) Tous les utilisateurs doivent s'assurer qu'ils sont en possession de la dernière édition de cette publication.
- 7) Aucune responsabilité ne doit être imputée à la CEI, à ses administrateurs, employés, auxiliaires ou mandataires, y compris ses experts particuliers et les membres de ses comités d'études et des Comités nationaux de la CEI, pour tout préjudice causé en cas de dommages corporels et matériels, ou de tout autre dommage de quelque nature que ce soit, directe ou indirecte, ou pour supporter les coûts (y compris les frais de justice) et les dépenses découlant de la publication ou de l'utilisation de cette Publication de la CEI ou de toute autre Publication de la CEI, ou au crédit qui lui est accordé.
- 8) L'attention est attirée sur les références normatives citées dans cette publication. L'utilisation de publications référencées est obligatoire pour une application correcte de la présente publication.
- 9) L'attention est attirée sur le fait que certains des éléments de la présente Publication de la CEI peuvent faire l'objet de droits de brevet. La CEI ne saurait être tenue pour responsable de ne pas avoir identifié de tels droits de brevets et de ne pas avoir signalé leur existence.

La Norme internationale CEI 60191-6-22 a été établie par le sous-comité 47D: Encapsulation des semiconducteurs, du comité d'études 47 de la CEI: Dispositifs à semiconducteurs.

Le texte de cette norme est issu des documents suivants:

CDV	Rapport de vote
47D/812/CDV	47D/820/RVC

Le rapport de vote indiqué dans le tableau ci-dessus donne toute information sur le vote ayant abouti à l'approbation de cette norme.

Cette publication a été rédigée selon les Directives ISO/CEI, Partie 2.

Une liste de toutes les parties de la série CEI 60191, sous le titre général *Normalisation mécanique des dispositifs à semiconducteurs*, peut être consultée sur le site web de la CEI.

Le comité a décidé que le contenu de cette publication ne sera pas modifié avant la date de stabilité indiquée sur le site web de la CEI sous "<http://webstore.iec.ch>" dans les données relatives à la publication recherchée. À cette date, la publication sera

- reconduite,
- supprimée,
- remplacée par une édition révisée, ou
- amendée.

IECNORM.COM : Click to view the full PDF of IEC 60191-6-22:2012

NORMALISATION MÉCANIQUE DES DISPOSITIFS À SEMICONDUCTEURS –

Partie 6-22: Règles générales pour la préparation des dessins d'encombrement des dispositifs à semiconducteurs à montage en surface – Guide de conception pour les boîtiers matriciels à billes et à pas fins en silicium et boîtiers matriciels à zone de contact plate et à pas fins en silicium (S-FBGA et S-FLGA)

1 Domaine d'application

La présente partie de la CEI 60191 fournit les dessins d'encombrement et les dimensions associées, communs aux structures et matériaux des boîtiers en silicium des boîtiers matriciels à billes (BGA, *ball grid array*) et des boîtiers matriciels à zone de contact plate (LGA, *land grid array*).

2 Références normatives

Les documents suivants sont cités en référence de manière normative, en intégralité ou en partie, dans le présent document et sont indispensables pour son application. Pour les références datées, seule l'édition citée s'applique. Pour les références non datées, la dernière édition du document de référence s'applique (y compris les éventuels amendements).

Vide

3 Termes et définitions

Pour les besoins du présent document, les termes et définitions suivants s'appliquent.

3.1

S-FBGA

FBGA composé d'une puce en silicium, d'une ou de plusieurs couches diélectriques sur la puce, de fils de routage en provenance des pastilles de la puce vers les billes extérieures sur la ou les couches diélectriques, et de billes extérieures avec des hauteurs supérieures à 0,1 mm

3.2

S-FLGA

FLGA composé d'une puce en silicium, d'une ou de plusieurs couches diélectriques sur la puce, de fils de routage en provenance des pastilles de la puce vers les zones de contact plates extérieures sur la ou les couches diélectriques, et de zones de contact plates extérieures avec des hauteurs inférieures ou égales à 0,1 mm

4 Numérotation des positions de bornes

L'observation d'un boîtier vu du côté bornes avec le repère disposé à l'angle inférieur gauche donne lieu à un repérage des rangées de bornes du bas vers le haut en commençant par la lettre A, puis B, C..., AA, AB, etc., les colonnes de bornes étant, pour leur part, numérotées de gauche à droite en commençant par le chiffre 1. Les positions des bornes sont désignées par un système de grille rangée-colonne et identifiées sous forme alphanumérique, par exemple A1, B1.

Les lettres I, O, Q, S, X et Z ne doivent pas être utilisées pour désigner les rangées de bornes.

5 Code des dimensions nominales de boîtier

Un code des dimensions nominales de boîtier est défini comme la combinaison de la largeur E et de la longueur D du boîtier; ces dimensions sont représentées en millimètres à deux décimales.

6 Symboles et dessins

Les symboles et les dessins sont présentés dans les Figures 1, 2, 3 et 4.

IECNORM.COM : Click to view the full PDF of IEC 60191-6-22:2012




Figure 1 – Encombrement S-FBGA




Figure 2 – Encombrement S-FLGA




Figure 3 – Dessin de gabarit mécanique^{e)}




Figure 4 – Matrice de zones d'existence de bornes^{f)}

Notes de bas de figures relatives aux Figures 1 à 4

- La référence **[S]** est le plan d'appui sur lequel repose un boîtier.
- La zone hachurée est une surface de marquage de repère indiquant le coin A1.
- Les tolérances de positions réelles des bornes, x_1 et x_2 , sont appliquées à toutes les bornes.
- Le diamètre de borne b est le diamètre maximal de la bille mesuré dans un plan parallèle au plan d'appui.
- Une matrice de zones d'existence de bornes par rapport aux références **[S]**, **[A]**, et **[B]** est représentée dans le dessin de gabarit mécanique à la Figure 3.
- La matrice de zones d'existence de bornes par rapport à la référence **[S]** est illustrée à la Figure 4.

7 Dimensions

7.1 Groupe 1

Les dimensions du Groupe 1 sont indiquées dans le Tableau 1.

Tableau 1 – Dimensions et tolérances du Groupe 1

Dimensions en millimètres

Terme	Symbole	Spécification	Valeur recommandée	Notes																																			
Code des dimensions nominales de boîtier	$E \times D$	Le code des dimensions nominales de boîtier est défini comme la combinaison de la largeur E et de la longueur D du boîtier; ces dimensions sont représentées en millimètres à deux décimales.	–	–																																			
Longueur du boîtier	D	La longueur du boîtier est représentée en millimètres à deux décimales. Longueur du boîtier D_{nom} Minimum 0,50 Maximum 10,00 Tolérance v_D $\pm 0,05$	–	v_D indique une tolérance.																																			
Largeur du boîtier	E	La largeur du boîtier est représentée en millimètres à deux décimales. Largeur du boîtier E_{nom} Minimum 0,50 Maximum 10,00 Tolérance v_E $\pm 0,05$	$-M_D, M_E$	v_E indique une tolérance.																																			
Hauteur du profil	A	Lorsque $A \leq 0,65$, la tolérance de la hauteur nominale est de $\pm 0,07$. Lorsque $0,80 \leq A \leq 1,0$, la tolérance de la hauteur nominale est de $\pm 0,10$. A ne doit pas dépasser 1,0.	–	A inclut le gauchissement du boîtier et les tolérances d'inclinaison.																																			
Hauteur d'élévation	A_1	1) Pour un S-FBGA: <table border="1"> <thead> <tr> <th>$\bar{e}$</th><th>b_{nom}</th><th>min</th><th>nom</th><th>max</th></tr> </thead> <tbody> <tr> <td>0,80</td><td>0,50</td><td>0,35</td><td>0,40</td><td>0,45</td></tr> <tr> <td>0,80</td><td>0,45</td><td>0,30</td><td>0,35</td><td>0,40</td></tr> <tr> <td>0,65</td><td>0,40</td><td>0,28</td><td>0,33</td><td>0,38</td></tr> <tr> <td>0,50</td><td>0,30</td><td>0,20</td><td>0,25</td><td>0,30</td></tr> <tr> <td>0,40</td><td>0,25</td><td>0,15</td><td>0,20</td><td>0,25</td></tr> <tr> <td>0,30</td><td>0,20</td><td>0,10</td><td>0,15</td><td>0,20</td></tr> </tbody> </table> Pour un S-FBGA à faible élévation: $A_1 \leq 0,20$ 2) Pour un S-FLGA: $A_1 \leq 0,10$	$\bar{e}$	b_{nom}	min	nom	max	0,80	0,50	0,35	0,40	0,45	0,80	0,45	0,30	0,35	0,40	0,65	0,40	0,28	0,33	0,38	0,50	0,30	0,20	0,25	0,30	0,40	0,25	0,15	0,20	0,25	0,30	0,20	0,10	0,15	0,20	–	–
$\bar{e}$	b_{nom}	min	nom	max																																			
0,80	0,50	0,35	0,40	0,45																																			
0,80	0,45	0,30	0,35	0,40																																			
0,65	0,40	0,28	0,33	0,38																																			
0,50	0,30	0,20	0,25	0,30																																			
0,40	0,25	0,15	0,20	0,25																																			
0,30	0,20	0,10	0,15	0,20																																			

Tableau 1 (Suite)

Dimensions en millimètres

Terme	Symbole	Spécification	Valeur recommandée	Notes																																																																				
Pas entre bornes	e	$e = 0,80$ 0,65 0,50 0,40 0,30 0,25	—	—																																																																				
Diamètre des bornes	b	1) Pour un S-FBGA: <table><tr><th>e</th><th>min</th><th>nom</th><th>max</th></tr><tr><td>0,80</td><td>0,45</td><td>0,50</td><td>0,55</td></tr><tr><td>0,80</td><td>0,40</td><td>0,45</td><td>0,50</td></tr><tr><td>0,65</td><td>0,35</td><td>0,40</td><td>0,45</td></tr><tr><td>0,50</td><td>0,25</td><td>0,30</td><td>0,35</td></tr><tr><td>0,40</td><td>0,20</td><td>0,25</td><td>0,30</td></tr><tr><td>0,30</td><td>0,17</td><td>0,20</td><td>0,23</td></tr></table> 2) Pour un S-FLGA: <table><tr><th>e</th><th>min</th><th>nom</th><th>max</th></tr><tr><td>0,80</td><td>0,35</td><td>0,40</td><td>0,45</td></tr><tr><td>0,65</td><td>0,28</td><td>0,33</td><td>0,38</td></tr><tr><td>0,50</td><td>0,20</td><td>0,25</td><td>0,30</td></tr><tr><td>0,40</td><td>0,15</td><td>0,20</td><td>0,25</td></tr><tr><td>0,30</td><td>0,12</td><td>0,15</td><td>0,18</td></tr><tr><td>0,25</td><td>0,10</td><td>0,13</td><td>0,16</td></tr></table>	e	min	nom	max	0,80	0,45	0,50	0,55	0,80	0,40	0,45	0,50	0,65	0,35	0,40	0,45	0,50	0,25	0,30	0,35	0,40	0,20	0,25	0,30	0,30	0,17	0,20	0,23	e	min	nom	max	0,80	0,35	0,40	0,45	0,65	0,28	0,33	0,38	0,50	0,20	0,25	0,30	0,40	0,15	0,20	0,25	0,30	0,12	0,15	0,18	0,25	0,10	0,13	0,16	<table><tr><th>e</th><th>nom</th></tr><tr><td>0,80</td><td>0,50</td></tr><tr><td>0,65</td><td>0,40</td></tr><tr><td>0,50</td><td>0,30</td></tr><tr><td>0,40</td><td>0,25</td></tr><tr><td>0,30</td><td>0,20</td></tr></table> —	e	nom	0,80	0,50	0,65	0,40	0,50	0,30	0,40	0,25	0,30	0,20	—
e	min	nom	max																																																																					
0,80	0,45	0,50	0,55																																																																					
0,80	0,40	0,45	0,50																																																																					
0,65	0,35	0,40	0,45																																																																					
0,50	0,25	0,30	0,35																																																																					
0,40	0,20	0,25	0,30																																																																					
0,30	0,17	0,20	0,23																																																																					
e	min	nom	max																																																																					
0,80	0,35	0,40	0,45																																																																					
0,65	0,28	0,33	0,38																																																																					
0,50	0,20	0,25	0,30																																																																					
0,40	0,15	0,20	0,25																																																																					
0,30	0,12	0,15	0,18																																																																					
0,25	0,10	0,13	0,16																																																																					
e	nom																																																																							
0,80	0,50																																																																							
0,65	0,40																																																																							
0,50	0,30																																																																							
0,40	0,25																																																																							
0,30	0,20																																																																							
Tolérance de position des bornes par rapport à la référence	x_1	$x_1 = 0,08$	—	—																																																																				
Tolérance relative de position des bornes	x_2	<table><tr><th>e</th><th>x_2</th></tr><tr><td>0,80</td><td>0,08</td></tr><tr><td>0,65</td><td>0,08</td></tr><tr><td>0,50</td><td>0,05</td></tr><tr><td>0,40</td><td>0,05</td></tr><tr><td>0,30</td><td>0,03</td></tr><tr><td>0,25</td><td>0,03</td></tr></table>	e	x_2	0,80	0,08	0,65	0,08	0,50	0,05	0,40	0,05	0,30	0,03	0,25	0,03	—	—																																																						
e	x_2																																																																							
0,80	0,08																																																																							
0,65	0,08																																																																							
0,50	0,05																																																																							
0,40	0,05																																																																							
0,30	0,03																																																																							
0,25	0,03																																																																							

Tableau 1 (Suite)

Dimensions en millimètres

Terme	Symbole	Spécification	Valeur recommandée	Notes
Coplanarité	y	$\frac{[e] \quad y}{0,80 \quad 0,10}$	–	–
		0,65 0,08		
		0,50 0,05		
		0,40 0,05		
		0,30 0,05		
		0,25 0,05		
Parallélisme de la surface supérieure	y_1	$y_1 = 0,08$	–	–
Nombre de bornes	n	$n = \begin{matrix} M_E \times M_D \\ (M_E - 1) \times M_D \\ M_E \times (M_D - 1) \\ (M_E - 1) \times (M_D - 1) \end{matrix}$	–	Les nombres de matrices en M_E et M_D sont indiqués dans le Tableau 3.
Dimension maximale de matrice en longueur	M_D			
Dimension maximale de matrice en largeur	M_E			
		$M_E \leq (E - b_{\max} - v_E - x_1 - x_2) / [e] + 1$ $M_D \leq (D - b_{\max} - v_D - x_1 - x_2) / [e] + 1$		

7.2 Groupe 2

Les dimensions du Groupe 2 sont indiquées dans le Tableau 2.

Tableau 2 – Dimensions et tolérances du Groupe 2

Dimensions en millimètres

Terme	Symbole	Spécification	Valeur recommandée	Notes
Dimension du dépassement en longueur	Z_D	$Z_D = [D_{\text{nom}} - (M_D - 1) \times [e]] / 2$	–	Valeur de référence
Dimension du dépassement en largeur	Z_E	$Z_E = [E_{\text{nom}} - (M_E - 1) \times [e]] / 2$	–	Valeur de référence
Zone d'existence de bornes définie par rapport à la référence	b_3	$b_3 = b_{\max} + x_1$	–	–
Zone relative définie par rapport à la référence	b_4	$b_4 = b_{\max} + x_2$	–	–

8 Liste de combinaisons de D , E , M_D , et M_E

Les listes de combinaison de D , E , M_D et M_E sont présentées dans les Tableaux 3, 4, 5, 6, 7 et 8 suivants.